没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
讲义
74157芯片同相输出四 2选1数据选择器
74157芯片同相输出四 2选1数据选择器
d'
需积分: 50
4.1k 浏览量
2018-06-09
15:23:48
上传
评论
1
收藏
79KB
PDF
举报
温馨提示
立即下载
开通VIP(低至0.43/天)
送3个月+AIGC工具
身份认证 购VIP最低享 7 折!
领优惠券(最高得80元)
同相输出四 2选1数据选择器 , 。
资源推荐
资源评论
数据选择器
(1) 了解EDA技术的发展及应用 (2) 掌握VHDL语言的基础知识,熟悉在数字电路系统设计中VHDL程序设计 (3) 学习MAX+PLUSⅡ软件的应用方法 (4) 应用EDA技术的设计方法完成4选1数据选择器的设计(采用原理图和文本法两种方法实现),并在MAX+PLUSⅡ上仿真
8选一数据选择器74HC151
5星 · 资源好评率100%
对芯片的管脚 原理以及应用有着详细的论述
采用2个4选1数据选择器(74LS153)构成1个8选1数据选择器,要求自己设计电路,画出逻辑电路接线图,连接调试,并测试真值表,验证设计电路是否符合要求
5星 · 资源好评率100%
数据选择器的功能及应用,采用2个4选1数据选择器(74LS153)构成1个8选1数据选择器,要求自己设计电路,画出逻辑电路接线图,连接调试,并测试真值表,验证设计电路是否符合要求
4选1数据选择器
使用Labview实现4选1数据选择器,是一个简单的可供学习的labview实例
数据选择器及其应用
数字电路数据选择器实验报告,1.了解组合逻辑电路的设计步骤、分析方法和测试方法; 2、掌握数据选择器的工作原理与逻辑功能; 3、掌握双四选一数据选择器74LS153的应用。
4选1数据选择器扩展为8选一数据选择器
基于Multisim14制作的4选1数据选择器扩展为8选一数据选择器仿真图
EDA实验报告 4选1数据选择器的实现
5星 · 资源好评率100%
4选1数据选择器的逻辑符号如图1所示,其功能见表1。由表1可知,数据选择器在控制输入信号s1和s2的控制下,使输入数据信号a,b,c,d中的一个被选中传送到输出。s1和s2有4种组合值,由此可用CASE语句和IF语句来实现其功能。
八选一数据选择器基于VHDL语言编写
4星 · 用户满意度95%
八选一数据选择器基于VHDL语言编写 八选一数据选择器基于VHDL语言编写
四选一数据选择器+37线译码器-18北邮电子-数电实验2.zip
2018级北京邮电大学电子院大二下数电实验第二题。里面包含了全部文件包括分析。这个其实不难。学弟学妹们加油
四选一选择器 MUX.v
四选一选择器代码分享
二进制转bcd码(Verilog)
二进制转bcd码(Verilog)试验验证成功 方便大家今后学习
二进制转化为BCD码(VHDL)
4星 · 用户满意度95%
将二进制数转化为BCD码的EDA的VDHL程序
8位二进制转BCD码.docx
使用Verilog语言开发的将8位转入二进制数据转换为BCD码,其中转换后分别输出为个、十、百位。
二进制换BCD码(内含完整C语言的代码)
二进制换BCD码(内含完整C语言的代码)
16位二进制转化为BCD码
本文主要介绍了如何利用左移的原理去进行16位带符号数二进制转换为BCD码,用Quartus II软件和Modelsim软件进行编译仿真,最后再从Quartus II软件上下载到开发板上进行测试。
2选一数据选择器源代码(verilog HDL)
4星 · 用户满意度95%
2选一数据选择器源代码(verilog HDL)
二选一数据选择器 VHDL
EDA实验工程代码,自己做实验时保留下来的代码文件,简单的工程。
4选一_out_4选一数据选择器_
5星 · 资源好评率100%
VHDL实现4选1数据选择器entity mux41a is port(ab:in std_logic; s1s2s3s4:in std_logic; y: out std_logic);end entity mux41a;
双2选1多路选择器的程序
双2选1多路选择器的程序双2选1多路选择器的程序双2选1多路选择器的程序
Verilog VDL编写的四选一数据选择器报告
5星 · 资源好评率100%
Verilog VDL编写的四选一数据选择器报告,第一次使用Quartus 2,步骤详细,里面有附源代码。
在Multisim仿真软件实现8选1数据选择器的逻辑功能测试电路图
8选1数据选择器的逻辑功能测试电路图的:3个地址选择端A2-A0、8个数据端D0-D7、1个使能端E分别接逻辑开关,输出端Y接发光二极管
EDA二选一数据选择器
EDA二选一数据选择器,vhdl语言编写,用于eda课程设计,可以下载到可编程逻辑器件上进行操作
三级16选1数据选择器verilog实现
16选1数据选择器(MUX)分为三级实现的verilog代码,三个文件,可以直接调试仿真。
评论
收藏
内容反馈
立即下载
开通VIP(低至0.43/天)
送3个月+AIGC工具
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
weixin_42240114
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
复杂网页设计模版html-科技类公司介绍
辞职.py
Qtchart画图样板
Java面试准备指南 Java面试准备指南
JAVA核心面试知识点整理
碧蓝档案 动态壁纸碧蓝档案 动态壁纸
SpringCloud - Nacos详解
直方图均衡化.zip
dontaibizhiQWQ
初中数学概念地图.pdf
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功