没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
AHB-SystemVerilog
AHB-SystemVerilog
共12个文件
sv:10个
md:1个
docx:1个
SystemVerilog
需积分: 40
15 下载量
169 浏览量
2021-06-14
13:11:29
上传
评论
1
收藏
797KB
ZIP
举报
温馨提示
立即下载
AHB-SystemVerilog 这是 AHB 巴士
资源详情
资源评论
收起资源包目录
AHB-SystemVerilog-master.zip
(12个子文件)
AHB-SystemVerilog-master
代码
ahb_arbiter.sv
4KB
ahb_top.sv
422B
ahb_master1.sv
8KB
ahb_slave2.sv
3KB
ahb_decoder.sv
207B
ahb_master2.sv
8KB
ahb_pkg.sv
445B
ahb_slave1.sv
491B
arbiter.sv
2KB
ahb_if.sv
2KB
README.md
38B
基于SystemVerilog的AHB总线接口设计.docx
861KB
共 12 条
1
评论
收藏
内容反馈
立即下载
评论0
去评论
最新资源
2. LISTEN AND WRITE AN ESSAY.mp3
8 Task-2 数据预处理原代码.ipynb
PY30301.zip
乐融沃多商户商城完整数据库 mysql
(R语言)-5-饼图,3D饼图,扇形图的绘制
线性表类型定义 特点 hahahha
德国麦当劳门店数据(截止2023年)
-大学生心理健康数据集
日本麦当劳门店数据(截止2023年)
概念 算法分析hahhahahahha
参丸
粉丝: 14
资源:
4658
私信
上传资源 快速赚钱
前往需求广场,查看用户热搜
相关推荐
ARM Cortex-M0 的软微控制器实现_SystemVerilog_代码_相关文件_下载
述 将 ARM Cortex-M0 软微控制器实现到 KC705 中。该项目实现了一个包含以下组件的设计: Cortex-M0 混淆内核:ARM DesignStart 网站提供的内核 RAM 存储器:接受初始化文件的 RAM 存储器的实现 AHB3-lite 互连:负责在 AHB3-lite 协议中允许主从之间通信的互连 模式检测器:实现一个简单状态机的核心,当在其输入总线上看到模式“f0f0
5星 · 资源好评率100%
systemverilog:SystemVerilog的东西
SystemVerilog SystemVerilog 2012的解析器。可用于例如根据编码标准检查样式。 免责声明 这是一个很大的工作,它很可能会吞噬您的测试台并融化您的硬盘。 好的,这不太可能,但是对于许多实际的代码库,它可能无法解析有效的systemverilog。 也就是说,它确实适用于我可以访问的示例。 状态 请参阅Wiki。 怎么跑 有关请参见Wiki页面。
ahb_master_agent.zip_AHB master_AHB_master_ahb_ahb systemverilog
Ahb master agent in systemverilog
systemverilog for verification 源代码
ystemverilog for verification second edition 源代码 源代码
基于SystemVerilog的AHB总线接口设计1
HADDR[31:0]地址总线MasterDecoderMux to slaveArbiter32为系统的地址总线HTRANS[1:0]传输类型MasterMu
ahb_sram简单设计源码
ahb_sram简单设计源码;
5星 · 资源好评率100%
ahb接口的SDRAM源代码
ahb接口的SDRAM源代码
SystemVerilog_training
SystemVerilog_training HW1-ALU64bit
AHB总线下的slave ram的verilog代码
前段时间做一个项目时写的,对深入认识AHB协议非常有帮助,拿出来分享!
SystemVerilog
SystemVerilog学习入门 形同仿真,平台语言
SystemVerilog for Verification
SystemVerilog for Verification teaches the reader how to use the power of the new SystemVerilog testbench constructs plus methodology without requiring in-depth knowledge of Object Oriented Programmin
SystemVerilog for verification
SystemVerilog语言可以看作verilog和c语言的结合,它有很多优良特性,在广泛应用于芯片验证中
AHB总线下的slave ram的verilog代码.rar
前段时间做一个项目时写的,对深入认识AHB协议非常有帮助,拿出来分享! 项目
AHB接口代码
基于AMBA总线描述了一个AHB接口,采用多主多从的架构,有多个master和slave
4星 · 用户满意度95%
32bit_AHB_Protocol_ahb_DMAAHB_AHBDMA_ahb_dma_ahbprotocol_
AHB总线下的DMA实现代码,包括各个组件
5星 · 资源好评率100%
SystemVerilog验证
克里斯-斯皮尔著,SystemVerilog语言的很好的入门资料
SystemVerilog介绍
SystemVerilog介绍,可以了解一下,内容比较简单SystemVerilog介绍,可以了解一下,内容比较简单
test for SystemVerilog
test for SystemVerilog
SystemVerilog tutorial
SystemVerilog tutorial 英文版 浅显易懂,带实例
4星 · 用户满意度95%
SystemVerilog Symposium
SystemVerilog training ppt.
SystemVerilog.uew
SystemVerilog.uew
SystemVerilog参考手册
SystemVerilog参考手册
SystemVerilog Assertions
一本学习SV UVM比较经典的书籍 必备
5星 · 资源好评率100%
我的SystemVerilog配置文件
我的SystemVerilog配置文件
SystemVerilog+for+verification
SystemVerilog+for+verificationSystemVerilog+for+verification
4星 · 用户满意度95%
SystemVerilog Meets C
SystemVerilog Meets C++: Reuse of exiting C/C++ modules
4星 · 用户满意度95%
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0
最新资源