gen_regs:寄存器组 RTL 代码生成-开源
需积分: 50 119 浏览量
2021-06-29
05:05:48
上传
评论 3
收藏 164KB ZIP 举报
gen-regs-code_r2.1.0.zip （41个子文件） 
gen-regs-code_r2.1.0 modules_vhdl 
module_vhdl_rtl_read_process.rb 4KB module_vhdl_rtl_entity.rb 7KB module_vhdl_rtl_outputs_assignation.rb 7KB module_vhdl_testbench_package.rb 4KB module_vhdl_rtl_include.rb 925B module_vhdl_rtl_package.rb 4KB module_vhdl_rtl_registers.rb 31KB module_vhdl_rtl_signals.rb 5KB module_vhdl_rtl_reads_assignation.rb 4KB modules_systemverilog module_systemverilog_rtl_read_process.rb 4KB module_systemverilog_testbench.rb 35KB module_systemverilog_rtl_displays.rb 2KB module_systemverilog_rtl_entity.rb 7KB module_systemverilog_rtl_reads_assignation.rb 4KB module_systemverilog_rtl_include.rb 1KB module_systemverilog_testbench_package.rb 4KB module_systemverilog_rtl_outputs_assignation.rb 8KB module_systemverilog_rtl_package.rb 4KB module_systemverilog_rtl_signals.rb 6KB module_systemverilog_rtl_registers.rb 31KB modules_verilog module_verilog_rtl_outputs_assignation.rb 8KB module_verilog_testbench_define.rb 3KB module_verilog_rtl_entity.rb 5KB module_verilog_rtl_signals.rb 11KB module_verilog_rtl_include.rb 1KB module_verilog_rtl_define.rb 3KB module_verilog_rtl_reads_assignation.rb 4KB module_verilog_testbench.rb 41KB module_verilog_rtl_registers.rb 30KB module_verilog_rtl_read_process.rb 4KB module_verilog_rtl_displays.rb 2KB gen_regs.rb 6KB class_register.rb 32KB doc development clean_doc.csh 191B Chapter0_cover cover.lyx 4KB gen_regs.lyx 3KB Chapter2_detailed_description detailed_description.lyx 53KB variables.lyx 2KB Chapter1_general general.lyx 3KB
gen_regs.pdf 148KB modules_common module_common_header.rb 5KB资源评论
