高速接口JESD204B的灵敏放大器设计

采用UMC 28 nm CMOS工艺，在低电源电压下设计实现了一种高速、低失调的灵敏放大器。在传统差分放大器、AB类锁存器等电路的基础上进行改进，提出了一种新型结构的灵敏放大器。利用Cadence软件进行电路设计和功能仿真。仿真结果表明，所设计的电路在1.05 V的低电源电压、5/10 GHz时钟下，其失调电压分别为0.2 mV/0.8 mV，传输延迟分别为50 ps/42 ps，功耗分别为0.37 mW/0.44 mW。因此，所设计的灵敏放大器适用于高速接口JESD204B模数转换模块。