摘要： 提出了一种新的利用接收机前端双多锁相环(PLL) 和基带直接数字频率合成(DDS) 共同实现高速跳频的设计方案， 根据系统的特点确定动态范围、发射功率、接收灵敏度等关键指标， 进行了高速跳频制导接收机的总体方案、射频前端和基带基本算法框架设计， 实现了76 000 跳/s 的跳频速率，减小了接收机的体积，同时降低了功耗。理论分析和测试结果表明，接收机达到了较高的性能。
飞行器制导接收机的任务是在飞行过程中不断接收导引指令， 保证飞行器沿预定轨道飞行。由于对抗干扰、抗截获性能的严格要求， 飞行器制导系统的通信体制目前都在向快速跳频(FH) 的方向发展。同时由于制导接收机搭载在飞行器
