IP模块缩短上市时间并增加成品率

IC设计中复杂度的增加、尺寸的减小以及开发时间的压力意味着每个设计的回旋余地变的越来越小。面对这些挑战，Virage Logic在它的Silicon Aware IP模块中整合了多种资源， 来减少设计规模。Virage在它的Star存储系统中使用这项技术，该技术提供了自我测试和修复功能。这个新的模块整合了包含存储器、组合逻辑、I/O的物理IP，通过嵌入底层IP来在130nm及以下的工艺中提供测试、诊断、修复和提高成品率。Virage的CEO兼董事长Adam Kablanian说：“当芯片变的更复杂、密度更大的时候，成品率可能降低10％以下，但是通过使用这种技术，设计者就可以实现更先进的加工工艺