Scan power-aware deterministic test sch eme using a low-transiti...

这篇文章的标题是：“Scan power-aware deterministic test scheme using a low-transition linear decompressor”，中文翻译为“使用低转换线性解压缩器的扫描功率感知确定性测试方案”。文章主要介绍了一种新的测试方法，该方法基于一种新的线性解压缩器，其由传统线性解压缩器、k输入与门和T触发器组成。这种方法可以为被测电路生成低转换确定性测试集。当应用线性解压缩器生成的测试模式时，扫描链中只发生很少的转换，因此，测试期间的开关活动显著降低。文章还展示了与设计完全兼容的整个测试流程。在国际电路与系统研讨会'89和国际测试会议'99的几个大型基准电路上的实验结果显示，所提出的方法可以在提供高压缩率的同时，显著减少测试功率消耗，并且硬件开销有限。 文章中的一些关键词包括：低功耗测试（low-power testing）、确定性测试（deterministic test）、相邻填充（adjacent-fill）、线性解压缩器（linear decompressor）。接下来，我们将详细介绍这些知识点。 1. 确定性测试（Deterministic Testing） 确定性测试是一种测试方法，其中测试模式是预先确定好的，并且对于发现特定故障具有100%的有效性。确定性测试模式通常设计得更加细致，能够针对电路中的具体故障模型进行优化，以减少所需的测试时间或减少所需的测试数据量。 2. 低功耗测试（Low-power Testing） 随着集成电路（IC）集成度的不断提高，测试数据量的增加和测试功率的过度消耗成为了在超大规模集成电路测试中的严重挑战。低功耗测试旨在减少测试期间的功耗，以避免产生过多热能，从而保护电路不受热损伤，并减少测试成本。低功耗测试技术通常与测试数据压缩技术相结合，以减少功耗。 3. 线性解压缩器（Linear Decompressor） 线性解压缩器是一种用于测试数据压缩的硬件组件，能够将较小的数据量转换为更大的测试数据集。这可以显著减少测试数据的存储和应用所需时间，从而降低测试成本。在低转换率的线性解压缩器中，通常会使用特定的逻辑门（如与门）来减少扫描链中的切换活动，以达到降低功率消耗的目的。 4. 测试数据压缩（Test Data Compression） 在集成电路测试中，测试数据压缩是一种重要的设计容错测试（Design-for-Testability, DFT）技术，用于降低测试数据量和测试应用时间。测试压缩技术主要包括基于非线性码的压缩和基于广播的压缩等。通过这些技术，可以将大量测试数据压缩存储到自动测试设备（ATE）中，并在需要时快速地将压缩数据解压，应用于被测电路中。 5. 开关活动（Switching Activity） 在测试集成电路时，扫描链中的开关活动会影响测试期间的功耗。如果测试模式导致许多晶体管频繁地开启和关闭，就会产生很高的开关活动，导致测试功耗增加。低转换线性解压缩器可以有效降低开关活动，从而降低测试期间的功耗。 6. 硬件开销（Hardware Overhead） 硬件开销指的是在设计中为了实现特定功能（如测试压缩）而引入的额外硬件。这种方法需要增加额外的电路，例如k输入AND门和T触发器，来构建低转换线性解压缩器。在考虑使用这种技术时，需要权衡硬件开销与测试功耗降低之间的关系。 7. 测试流程兼容性（Test Flow Compatibility） 文章提出的方法需要与电路的设计流程兼容。这意味着整个测试流程不应该对现有的设计流程产生颠覆性的影响，而是在现有的设计流程基础上进行扩展或优化，以实现测试数据压缩和低功耗测试。这是实现高效率和低成本测试的重要因素。 8. 国际电路与系统研讨会（International Symposium on Circuits and Systems, ISCAS）和国际测试会议（International Test Conference, ITC）基准电路（Benchmark Circuits） 文章中提到的ISCAS和ITC的基准电路是业界广泛使用的测试用例集，用于验证新的测试方法和技术的有效性。通过在这些标准的基准电路上的测试，研究者们能够比较和评估不同测试方案的性能。 该研究论文提出了一种新的基于低转换线性解压缩器的确定性测试方案，旨在解决超大规模集成电路测试中的功耗和测试数据量的问题。通过降低扫描链中的开关活动，该方法能够显著降低测试功率消耗，同时提供高压缩率并具有有限的硬件开销。研究结果表明，该技术在多个基准电路上的应用可以大幅减少测试功耗，具有较高的实用价值。