Matlab代码verilog-ASIC--An_ASIC-Based_Architecture_of_Mel_Frequenc...

Matlab代码verilog 梅尔频率倒谱系数（MFCC）的基于ASIC的体系结构 这项工作是由越南胡志明市科学技术部资助的“开发自动应用越南语音识别的人工神经网络（ANN）数字硬件体系结构”项目。 我们实现了梅尔频率中心系数（MFCC）的动态VLSI架构，该架构可以重新配置并适应实时应用。 项目层次结构： 01_Publications_Docs： 高性能，基于动态ASIC的音频信号特征提取（MFCC）：针对MFCC硬件体系结构（Verilog HDL-RTL设计）的已发表论文 01_Thesis_Presentation.tar.gz：用越南语撰写的建筑描述。 01_Thesis_Presentation_English.tar.gz：架构描述用英语组成。 02_代码： MFCC_AHB_Interface.tar.gz：MFCC硬件设计（Verilog HDL）集成了AHB接口 MFCC_none_Interface.tar.gz：不带AHB接口的MFCC硬件设计（Verilog HDL） MFCC_Matlab_Software.tar.gz：MFCC软件设计（Matlab）