为了便于分析，首先给出如图所示的引脚电容模型分析图，引脚1和引脚2之间存在耦合电容Ccouple。
图 引脚电容模型分析图
信号在引脚1和引脚2上引入的百分比串扰可用如下公式计算得出：
式中，Ccouple为引脚1和引脚2之间的杂散电容；凡为传输线和终端并联电阻；处的信号上升时间（10％～90％）。
图中Ccouple为4pF，R2为25Ω，纬为6ns，计算可得串扰百分比为1.％。当信号上升时间变得越短，则电容串扰问题就越严重。它对高阻抗输入连接产生不利的影响。
元件的不同封装直接影响引脚之间的电容值。如表所示为一些典型元件封装的引脚间耦合电容值。
