ASIC原型验证方法 ASIC原型验证是指在芯片tap-out之前,对ASIC设计进行验证,以发现潜在的硬件问题。传统的验证方法认为设计的功能符合功能定义就是对的,但功能定义到底对不对呢?唯一的办法就是建立一个真实的硬件:原型。在本文中,我们将介绍如何成功地完成ASIC原型验证。 一、原型验证的必要性 在芯片tap-out之前,通常都会计算一下风险,例如存在一些的严重错误可能性。通常要某个人签字来确认是否去生产。这是一个艰难的决定。ASIC的产品NRE的费用持续上升。一次失败的ASIC流片将会推迟数个月的上市时间。谁愿意承担签字的责任呢?一些BUG通过仿真和Emulation是抓不到的。 二、基于FPGA的原型验证 基于FPGA的原型是一个虚拟的真实环境,密度、速度以及其他方面与ASIC的相似性使得FPGA成为原型验证的最佳选择。FPGA的设计容量比ASIC小,设计通常会被划分到几块FPGA中。最困难的是决定使用几颗FPGA和他们之间的互连线如何规划。在规划过程中,划分方案一般会被多次修改。模块会被在FPGA之间移来移去,相应地FPGA之间的互连关系也要随之改变。 三、Synplicity的Certify解决方案 Synplicity的Certify解决方案正好可以解决这些问题。Certify帮助设计者把ASIC的RTL代码用多颗FPGA实现。布局的考虑解决了逻辑实现的问题,还要考虑物理实现的问题。Certify可以直接把ASIC的代码应用到FPGA上,不需要改动RTL代码。 四、HAPS高速模块化电路板系统 HAPS是专门为ASIC原型验证而设计的高速模块化电路板系统。他是商业化的产品,可配置性能使用在几乎可以适合所有的应用。配合Synplicity公司的Certify,ASIC的代码可以直接被综合并且映射到HAPS的FPGA上而不用做大的改动。 五、实践案例 Philips Semiconductor使用HAPS和Certify建立了验证系统来验证他们的2.5G/3G 多媒体基带处理器。验证当中他们发现了一些严重的但在仿真时却没有发现的RTL BUG。这个设计除了存贮器外有200万的ASIC门。他们使用了带有四颗Virtex-II 8000 (1517脚封装) FPGA的HAPS母板。存储器利用外面的SDRAM子板。 六、小结 原型验证是ASIC设计过程中的一个非常重要的步骤。基于FPGA的原型验证可以发现潜在的硬件问题,提高设计的可靠性。使用Synplicity的Certify解决方案和HAPS高速模块化电路板系统可以简化原型验证的过程,提高设计效率。
- 粉丝: 7
- 资源: 923
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 纯 Python Java 解析器和工具.zip
- YOLO标记口罩数据集 (YOLO 格式注释)
- uniapp+vue3+云开发全栈开发同城配送鲜花小程序任意商城教程
- 客户需求快速小程序项目开发技巧
- java项目,课程设计-医疗服务系统.zip
- YOLO 注释风力涡轮机表面损坏-以 YOLO 格式注释风力涡轮机表面损伤 一万六千多文件
- 第一个适用于 Java 的 REST API 框架.zip
- Nvidia GeForce GT 1030显卡驱动(Win7)
- TIA PORTAL V17 UPD8- 更新包(最新版本2024.09)-链接地址.txt
- 示例应用程序展示了客户端和服务器上 JavaFX 和 Spring 技术的集成.zip