正弦信号发生模块的设计思路_分频模块的设计思路资源-CSDN文库

10 浏览量 2020-11-14 09:56:53 上传评论收藏 61KB PDF 举报

资源详情

资源评论

资源推荐

正弦信号发生模块的设计思路正弦信号发生模块的设计思路

PIC单片机输出正弦信号，需要将数字量转换成模拟量。该模块使单片机通过I2C总线方式与D/A转换芯片接口输

出模拟信号正弦波信号。　　I2C总线是Philips公司在20世纪80年代推出的一种集成电路芯片间的总线，它以

两根连线实现了完善的全双工同步数据传送，I2C总线数据传输格式如图1所示。图1 I2C总线数据传输格式　

　I2C串行总线的时钟线SOl和数据线SDA都是双向传输线，数据线用于读写数据，时钟线用于产生时钟节拍信

号。SDASCL总线上挂接单片机、外围器件利外设接口，所有的SDA、SOL同名端相连。　　总线备用时SCI

和SDA都必须保持高电平状态。Pc总线每传输一位数据都

　　PIC单片机输出正弦信号，需要将数字量转换成模拟量。该模块使单片机通过I

2

C总线方式与D/A转换芯片接口输出模拟信

号正弦波信号。

　　I

2

C总线是Philips公司在20世纪80年代推出的一种集成电路芯片间的总线，它以两根连线实现了完善的全双工同步数据传

送，I

2

C总线数据传输格式如图1所示。

图1 I

2

C总线数据传输格式

　　I

2

C串行总线的时钟线SOl和数据线SDA都是双向传输线，数据线用于读写数据，时钟线用于产生时钟节拍信号。

SDASCL总线上挂接单片机、外围器件利外设接口，所有的SDA、SOL同名端相连。

　　总线备用时SCI和SDA都必须保持高电平状态。Pc总线每传输一位数据都有一个时钟脉冲相对应。在时钟线高电平期间数

据线上必须保持有稳定的逻辑电平状态，高电平为数据1，低电平为数据0。只有在时钟线为低电平时，才允许数据线上的电

平状态发生变化。

　　SOL、SDA均为高电平时，表示总线空闲。当串行时钟SOL为高电平时，若串行数据线SDA上产生一个由高电平到低电

平的变化，则产生一个开始信号s。当串行时钟SCL为高电平时，若串行数据线SDA上产生一个由低电平到高电平的变化，则

产生一个终止信号P。一个信号P使器件释放I2C总线，而重复的S信号则不释放Pc总线。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余0页未读，立即下载

评论0

内容反馈

weixin_38626075

粉丝: 7
资源: 925

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip