Verilog HDL利用ROM设计正弦信号发生器工程实现

preview
共259个文件
cdb:72个
hdb:70个
tdf:12个
版权申诉
star 5星 · 超过95%的资源 1 下载量 114 浏览量 2021-12-01 10:27:49 上传 评论 2 收藏 4.83MB ZIP 举报