基于FPGA的高精度鉴相器实现-论文
需积分: 38 3 浏览量
2021-05-18
12:28:57
上传
评论
收藏 1.63MB PDF 举报
基于ＦＰＧＡ的高精度鉴相器实现
董淑豪１，吴东岷２
（１．中国科学技术大学微电子学院，安徽合肥２３００２６；
２．中国科学院苏州纳米技术与纳米仿生研究所，江苏苏州２１５０００）
摘要：基于模拟电路的鉴相器虽然响应速度快，但是很难达到较高的精度，并且开发周期长不易优化。为了可
以实时检测ＭＥＭＳ器件谐振时微小的相位变化，提出一种基于ＦＰＧＡ的高精度鉴相器。该鉴相器主要是由数字
混频器、ＦＩＲ数字滤波器、ＤＤＳ信号发生器以及模数转换电路组成。鉴相方法是通过将被测信号与一同频、相位
可调、且初始相位为９０。的参考信号混频，并通过高阶ＦＩＲ滤波器提取与相位有关的差频信号，调节参考信号相
位使得此差频信号趋近于０，则此参考信号的相位调节量即为被测信号的相位。鉴相器的时钟频率为１００
ＭＨｚ，鉴
相精度可以达到０．０００
１。。工作频率灵活可调，并且应用于锁相环中时，可以很方便地与ＭＥＭＳ器件的驱动电路兼
容。
关键词：ＦＰＧＡ；ＦＩＲ；鉴相器；ＤＤＳ；ＭＥＭＳ
中图分类号：ＴＮ７６３．３
文献标识码：Ａ
ＤＯＩ：１０．１６１５７／ｊ．ｉｓｓｎ．０２５８—７９９８．２００３７７
中文引用格式：董淑豪，吴东岷．基于ＦＰＧＡ的高精度鉴相器实现【Ｊ］．电子技术应用，２０２０，４６（１０）：５７—６０，７８．
英文引用格式：Ｄｏｎｇ
Ｓｈｕｈａｏ，Ｗｕ
Ｄｏｎｇｍｉｎ．Ｒｅａｌｉｚａｔｉｏｎ
ｏｆ
ｈｉｇｈ
ｐｒｅｃｉｓｉｏｎ
ｐｈａｓｅ
ｄｅｔｅｃｔｏｒ
ｂａｓｅｄ
ｏｎ
ＦＰＧＡ［Ｊ］．Ａｐｐｌｉｃａｔｉｏｎ
ｏｆ
Ｅｌｅｃ—
ｔｒｏｎｉｃ
Ｔｅｃｈｎｉｑｕｅ，２０２０，４６（１０）：５７—６０，７８．
Ｒｅａｌｉｚａｔｉｏｎ
ｏｆ
ｈｉｇｈ
ｐｒｅｃｉｓｉｏｎ
ｐｈａｓｅ
ｄｅｔｅｃｔｏｒ
ｂａｓｅｄ
ｏｎ
ＦＰＧＡ
Ｄｏｎｇ
Ｓｈｕｈａ０１，Ｗｕ
Ｄｏｎｇｍｉｎ２
（１．Ｓｃｈｏｏｌ
ｏｆ
Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，Ｕｎｉｖｅｒｓｉｔｙ
ｏｆ
Ｓｃｉｅｎｃｅ
ａｎｄ
Ｔｅｃｈｎｏｌｏｇｙ
ｏｆ
Ｃｈｉｎａ，Ｈｅｆｅｉ
２３００２６，Ｃｈｉｎａ；
２．Ｓｕｚｈｏｕ
Ｉｎｓｔｉｔｕｅ
ｏｆ
Ｎａｎｏ－Ｔｅｃｈ
ａｎｄ
Ｎａｎｏ－Ｂｉｏｎｉｃｓ，Ｓｕｚｈｏｕ
２
１
５０００，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ａｌｔｈｏｕｇｈ
ｔｈｅ
ｒｅｓｐｏｎｓｅ
ｓｐｅｅｄ
ｏｆ
ｔｈｅ
ｐｈａｓｅ
ｄｅｔｅｃｔｏｒ
ｂａｓｅｄ
ｏｎ
ａｎａｌｏｇ
ｃｉｒｃｕｉｔ
ｉｓ
ｆａｓｔ，ｉｔ
ｉｓ ｄｉｆｆｉｃｕｌｔ ｔｏ
ａｃｈｉｅｖｅ
ｈｉｇｈ
ｐｒｅｃｉｓｉｏｎ，
ａｎｄ
ｔｈｅ
ｄｅｖｅｌｏｐｍｅｎｔ
ｃｙｃｌｅ
ｉｓ
ｌｏｎｇ
ａｎｄ
ｄｉｆｆｉｃｕｌｔ
ｔｏ
ｏｐｔｉｍｉｚｅ．Ｉｎ
ｏｒｄｅｒ
ｔｏ
ｄｅｔｅｃｔ ｔｈｅ
ｔｉｎｙ
ｐｈａｓｅ
ｃｈａｎｇｅ
ｏｆ
ｍｉｃｒｏ—ｅｌｅｃｔｒｏ—ｍｅｃｈａｎｉｃａｌ
ｓｙｓｔｅｍ（ＭＥＭＳ）ｄｅｖｉｃｅｓ
ｉｎ
ｒｅａ］ｔｉｍｅ，ａ
ｈｉｇｈ—ｐｒｅｃｉｓｉｏｎ
ｐｈａｓｅ
ｄｅｔｅｃｔｏｒ
ｂａｓｅｄ
ｏｎ
ｆｉｅｌｄ
ｐｒｏｇｒａｍｍａｂｌｅ
ｇａｔｅ
ａｒｒａｙ（ＦＰＧＡ）ｉｓ
ｐｒｏｐｏｓｅｄ．
Ｔｈｅ
ｐｈａｓｅ
ｄｅｔｅｃｔｏｒ
ｉｓ
ｍａｉｎｌｙ
ｃｏｍｐｏｓｅｄ
ｏｆ
ｄｉｇｉｔａｌ
ｍｉｘｅｒ，ｆｉｎｉｔｅ
ｉｍｐｕｌｓｅ
ｒｅｓｐｏｎｓｅ（ＦＩＲ）ｄｉｇｉｔａｌ
ｆｉｌｔｅｒ，ｄｉｒｅｃｔ
ｄｉｇｉｔａｌ
ｓｙｎｔｈｅｓｉｓ（ＤＤＳ）ｓｉｇ—
ｎａｌ
ｇｅｎｅｒａｔｏｒ
ａｎｄ
ａｎａｌｏｇ
ｄｉｇｉｔａｌ
ｃｏｎｖｅｒｔｅｒ
ｃｏｎｖｅｒｓｉｏｎ
ｃｉｒｃｕｉｔ．Ｔｈｅ
ｐｈａｓｅ
ｄｅｔｅｃｔｉｏｎ
ｍｅｔｈｏｄ
ｉＳ
ｔｏ
ｍｉｘ
ｔｈｅ
ｍｅａｓｕｒｅｄ
ｓｉｇｎａｌ
ｗｉｔｈ
ｔｈｅ
ｒｅｆｅｒｅｎｃｅ
ｓｉｇｎａｌ
ｗｉｔｈ
ｔｈｅ
ｓａｍｅ
ｆｒｅｑｕｅｎｃｙ，ａｄｊｕｓｔａｂｌｅ
ｐｈａｓｅ
ａｎｄ
ｉｎｉｔｉａｌ
ｐｈａｓｅ
ｏｆ
９０
ｏ，ａｎｄ
ｅｘｔｒａｃｔ
ｔｈｅ
ｐｈａｓｅ
ｒｅｌａｔｅｄ
ｄｉｆｆｅｒｅｎｃｅ
ｆｒｅ—
ｑｕｅｎｃｙ
ｓｉｇｎａｌ
ｔｈｒｏｕｇｈ
ｈｉｇｈ—ｏｒｄｅｒ
ＦＩＲ
ｆｉｌｔｅｒ，ａｄｊｕｓｔ
ｔｈｅ
ｒｅｆｅｒｅｎｃｅ
ｓｉｇｎａｌ
ｐｈａｓｅ
ｔｏ
ｍａｋｅ
ｔｈｅ
ｄｉｆｆｅｒｅｎｃｅ
ｆｒｅｑｕｅｎｃｙ
ｓｉｇｎａｌ
ｃｌｏｓｅ
ｔｏ
０，
ｔｈｅｎ
ｔｈｅ
ｐｈａｓｅ
ａｄｊｕｓｔｍｅｎｔ
ａｍｏｕｎｔ
ｏｆ
ｔｈｅ
ｒｅｆｅｒｅｎｃｅ
ｓｉｇｎａｌ
ｉｓ
ｔｈｅ
ｐｈａｓｅ
ｏｆ
ｔｈｅ
ｍｅａｓｕｒｅｄ
ｓｉｇｎａｌ．Ｔｈｅ
ｃｌｏｃｋ
ｆｒｅｑｕｅｎｃｙ
ｏｆ
ｔｈｅ
ｐｈａｓｅ
ｄｅｔｅｃｔｏｒ
ｉｓ
１００
ＭＨｚ．ａｎｄ
ｔｈｅ
ｐｈａｓｅ
ａｃｃｕｒａｃｙ
ｃａｎ
ｒｅａｃｈ
０．０００
１。．Ｔｈｅ
ｗｏｒｋｉｎｇ
ｆｒｅｑｕｅｎｃｙ
ｉｓ
ｆｌｅｘｉｂｌｅ
ａｎｄ
ａｄｊｕｓｔａｂｌｅ．Ｗｈｅｎ
ｉｔ
ｉｓ
ｕｓｅｄ
ｉｎ
ＰＬＬ，ｉｔ
ｃａｎ
ｂｅ
ｅａｓｉｌｙ
ｃｏｍｐａｔｉｂｌｅ
ｗｉｔｈ
ｔｈｅ
ｄｒｉｖｉｎｇ
ｃｉｒｃｕｉｔ
ｏｆ
ＭＥＭＳ
ｄｅｖｉｃｅｓ．
Ｋｅｙ
ｗｏｒｄｓ：ＦＰＧＡ；ＦＩＲ；ｐｈａｓｅ
ｄｅｔｅｃｔｏｒ；ＤＤＳ；ＭＥＭＳ
Ｏ引言
微机电系统（Ｍｉｃｒｏ—Ｅｌｅｃｔｒｏ—Ｍｅｃｈａｎｉｃａｌ
Ｓｙｓｔｅｍ，ＭＥＭＳ），
体积小、功耗低、谐振频率高、光学特性好¨Ｉ，在医疗、军
事、科研等领域得到广泛应用。在ＭＥＭＳ微振镜的同步
控制过程中，传统的模拟鉴相器很难达到较高精度，并
且模拟鉴相器开发周期长，不易优化。基于现场可编程
门阵列（Ｆｉｅｌｄ
Ｐｒｏｇｒａｍｍａｂｌｅ
Ｇａｔｅ
Ａｒｒａｙ，ＦＰＧＡ）的数字鉴相
器可以大大提高鉴相精度【２】，并且灵活可调，方便实现
ＭＥＭＳ微镜的同步控制。
《电子技术应用》２０２０年第４６卷第１０期
１鉴相器总体方案
鉴相器原理是通过将被测信号与一同频、初始相位
为９０。、且相位可调的参考信号进行？昆频，并通过ＦＩＲ
滤波器提取与相位有关的差频信号，同时调节参考信号
的相位，使得此差频信号趋近于０ｔ３Ｉ，此时对参考信号的
相位调节量便是被测信号的相位。
其中设定参考信号的相位为９０。是为了方便鉴相器
输出值的处理。
通过对ＭＥＭＳ微振镜工作状态的了解，以及对数字
５７
万方数据
评论0