1 引言
随着移动及便携式电子设备的普及和芯片频率的不断提高，功耗成为电路设计中必须考虑的重要因素。近来，集成电路设计工具已经逐步支持多电压设计，因而，使得对适合多电压实现的数字信号处理部件的算法改进、体系结构、以及逻辑电路[1] 等的研究成为进一步降低功耗的关键问题。
通常电路都工作于相同的电压，多电压技术是划分出不同的电压区，进而采用不同供电电压以降低功耗。以往的研究大多是按照系统中各个部件不同的频率或性能来划分不同电压区[2]。而高性能数字信号处理设计中很多情况都是数据通路上的大量计算，工作频率基本都是一致的，因此本文针对这种情况寻求适合多电压设计的电压分区方案。在单一频率的
