PCM增强混合内存架构的高效缓冲区管理

近年来，由于相变存储器（PCM）具有字节寻址能力，低能耗和高读取性能的特殊特性，因此在存储器体系结构中已考虑将其用作DRAM的扩展。 但是，PCM的写入速度比DRAM低。 此外，它的笔耐力是有限的。 因此，主存储器中PCM和DRAM的共存促使采取谨慎的缓冲区管理策略，以避免对PCM的频繁写入。 为了解决这个问题，我们提出了第一种通过有效的页面交换和页面替换来减少PCM写操作的方法。 特别地，我们提出了两种时钟数据结构来维护DRAM和PCM页面，并设计了一种页面交换方法以使最近更新的页面驻留在DRAM中。 此外，与先前的研究（未考虑页面替换对PCMwrite的影响）不同，我们提出了一种新的页面替换算法，以减少PCM上的页面替换。 通过这种机制，我们可以减少PCM 在保持较高的命中率的同时进行有效的写入。 我们在合成和真实痕迹上进行痕迹驱动的实验。 实验结果表明，对于基于PCM / DRAM的混合存储体系结构，我们的建议可以大大减少PCM写入并保持较高的命中率。