没有合适的资源?快使用搜索试试~ 我知道了~
从图1所示的系统框图中可以看出内部处理是相当复杂的,为了让读者更好地了解接口的设计过程,笔者在框图中划分了内部处理模块,即分为LO接口处理模块、用户FIFO和参数配置3大部分。其中最关键的部分是I/O接口处理,它把高速数据在FPGA内部利用Virtex-5器件内部ISERDES、OSERDES和IODELAY资源进行了串并转换和DPA(动态相位对齐)。 图1 Xilinx SPL-4解决方案框图 (1)Sink Core I/0接口设计 对于数据通道,Sink Core的接收数据在FPGA I/O内部通过ISERDES串并转换后,把数据速率降低供内部处理。这样做的目的是降
资源推荐
资源评论
资源评论
weixin_38555616
- 粉丝: 2
- 资源: 886
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- (源码)基于C++的表达式求值系统.zip
- (源码)基于C#和Arduino的UWB追踪系统.zip
- (源码)基于Python的岷江白鹤亮翅挂篮智能监控系统.zip
- 苹果IOS绿标免签封装app隐藏顶部网址ios14不显示顶部网址跳转设置
- (源码)基于C++的Taobao分布式文件系统管理工具.zip
- (源码)基于Python的智能家居控制系统.zip
- (源码)基于Spring Boot框架的异常通知系统.zip
- (源码)基于C++和OpenCL的渲染与动画系统.zip
- 新手必学!Python学习路线三部曲!西工大老师讲解.zip
- Android OpenGL 立方体贴图应用举例-天空盒演示demo源码
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功