基于现场可编程门阵列的数控延时器的设计 (2006年)

给出一种基于现场可编程门阵列（FPGA）的数控延时器的设计方法。首先详细介绍使用计数器的串联实现可控延时的方法，接着讨论不同延时范围下该数控延时器的改进方案，最后分析延时误差及延时精确度。延时器的外部接口仿照AD9501设计。