3D NANDFlash存储器中L形底部选择晶体管的阈值电压仿真

3D NAND Flash存储器是一种利用垂直堆叠存储单元来提高存储密度的非易失性存储技术。随着大数据存储需求的增加，3D NAND技术成为闪存技术发展的主要趋势。目前，已有如BiCS（Bit Cost Scalable）和TCAT（Terabit Cell Array Transistor）等先进的3D NAND技术被提出并实现。特别是TCAT型3D NAND已经开始了大规模生产。 TCAT技术的一个特点在于其存储阵列中使用了L形底部选择晶体管（L-Shaped Bottom Select Transistor，简称L形BST），该晶体管通过底部选择栅（BSG）控制存储单元的读写操作。文章的主要研究内容是关于L形底部选择晶体管阈值电压（Threshold Voltage，简称Vth）的仿真分析。 在TCAT 3D NAND阵列中，由于存储单元串（cell string）和公共源（common source）之间的距离不同，底部选择晶体管的阈值电压可能会表现出较大的分布差异。这种现象是TCAT型3D NAND闪存阵列的固有挑战之一。研究团队提出了采用沟道下方植入（under-channel implant）的方法来改善BSG晶体管的Vth分布。 仿真结果显示，通过优化的植入剂量（implant dose）方法，可以降低BSG晶体管的Vth对于存储单元串到公共源距离变化的敏感性。这对于控制高密度3D NAND阵列中存储单元特性的分布非常有益。 文章中提到的“comprehensive simulation analysis method”即为全面的仿真分析方法，它能够在优化底部选择栅晶体管Vth分布方面发挥作用。通过该方法，研究团队还探索了沟道下方植入技术对于提升高密度3D NAND存储器操作效率的优化指导。 值得一提的是，存储单元串（cell string）的结构。在TCAT技术中，每一个存储单元串由底部选择晶体管、存储单元和顶部选择晶体管构成，这些组件共同构成了一个围绕栅极的（Gate All Around，简称GAA）结构。该结构有利于实现高度集成的存储单元，并且可以提高存储器的读写性能。 随着存储单元的数量在一个存储块（block）中不断增加，可以有效提升存储密度，并降低每比特的成本。因此，在高密度存储应用中，通过仿真分析来提高存储器的操作效率和可靠性变得尤为重要。文章中提到的“high density threedimensional(3D)NAND”即指的是高密度的三维NAND存储器，这类存储器在未来的存储技术中占有不可忽视的地位。 关键词包括：“L-Shaped Bottom Select”，“Threshold Voltage”，“Three-dimensional(3D)NAND”，以及“Distribution”。这些关键词涵盖了本研究的主要研究对象和技术特点。通过对这些关键词的深入理解和应用，可以更好地把握3D NAND闪存技术的发展方向和研究重点。