cv_54030-1.1
© 2012 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos
are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as
trademarks or service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its
semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and
services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service
described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying
on any published information and before placing orders for products or services.
Cyclone V 器件手册
卷 3：硬核处理器系统技术参考手册
2012 年 11 月
反馈 订阅
ISO
9001:2008
Registered
29. 仿真 HPS 组件
HPS 仿真支持
该部分介绍硬核处理器系统 (HPS) 组件的仿真支持。HPS 仿真模型支持 HPS 和 FPGA 内
核逻辑之间的接口，包括：
■ HPS 和 FPGA 内核逻辑之间的大部分接口的总线功能模型 (BFMs)
■ HPS SDRAM 存储器的仿真模型
HPS 仿真支持不包含 HPS 中实现的模块，例如 ARM
®
Cortex ™- A9 MPCore 处理器。
当在 Qsys 系统集成工具中例化 HPS 组件时，您需要指定仿真支持文件。当使能一个特
定的 HPS- FPGA 接口时，Qsys 在生成过程期间提供相应的模型。请参考第 29–8 页的
“仿真流程”以便了解关于仿真流程的详细说明。
f 要了解关于例化组件的更多信息，请参考
Cyclone
®
V
器件手册
第3卷的
Instantiating
the HPS Component
章节。
HPS 仿真支持使您能够开发和验证与 HPS 组件相连接的您自己的 FPGA 软逻辑或知识产
权 (IP)。
仿真模型支持以下接口：
■ 时钟和复位接口
■ FPGA- to- HPS 高级微处理器总线体系结构 (AMBA
®
) 高级可扩展接口 (AXI ™ ) 从接口
■ HPS- to- FPGA AXI 主接口
■ 轻型 HPS- to- FPGA AXI 主接口
■ FPGA- to- HPS SDRAM 接口
■ 微处理器单元 (MPU) 通用 I/O 接口
■ MPU 备用和事件接口
■ 中断接口
■ 直接存储器访问 (DMA) 控制器外设请求接口
■ 调试高级外设总线(APB™)接口
■ 系统跟踪宏单元 （ STM ）硬件事件
■ FPGA 交叉触发接口
■ FPGA 跟踪端口接口
November 2012
cv_54030-1.1
剩余13页未读，继续阅读
评论0