没有合适的资源?快使用搜索试试~ 我知道了~
Volume 3 :Chapter 29. 仿真HPS 组件2
需积分: 0 0 下载量 168 浏览量
2022-08-04
16:20:44
上传
评论
收藏 324KB PDF 举报
温馨提示
试读
14页
第 29 章 : 仿真 HPS 组件HPS 仿真支持Cyclone V 器件手册卷 3:硬核处理器系统技术参考手册第 29–2 页的图 29–1 显示了 HPS
资源详情
资源评论
资源推荐
cv_54030-1.1
© 2012 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos
are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as
trademarks or service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its
semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and
services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service
described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying
on any published information and before placing orders for products or services.
Cyclone V 器件手册
卷 3:硬核处理器系统技术参考手册
2012 年 11 月
反馈 订阅
ISO
9001:2008
Registered
29. 仿真 HPS 组件
HPS 仿真支持
该部分介绍硬核处理器系统 (HPS) 组件的仿真支持。HPS 仿真模型支持 HPS 和 FPGA 内
核逻辑之间的接口,包括:
■ HPS 和 FPGA 内核逻辑之间的大部分接口的总线功能模型 (BFMs)
■ HPS SDRAM 存储器的仿真模型
HPS 仿真支持不包含 HPS 中实现的模块,例如 ARM
®
Cortex ™- A9 MPCore 处理器。
当在 Qsys 系统集成工具中例化 HPS 组件时,您需要指定仿真支持文件。当使能一个特
定的 HPS- FPGA 接口时,Qsys 在生成过程期间提供相应的模型。请参考第 29–8 页的
“仿真流程”以便了解关于仿真流程的详细说明。
f 要了解关于例化组件的更多信息,请参考
Cyclone
®
V
器件手册
第3卷的
Instantiating
the HPS Component
章节。
HPS 仿真支持使您能够开发和验证与 HPS 组件相连接的您自己的 FPGA 软逻辑或知识产
权 (IP)。
仿真模型支持以下接口:
■ 时钟和复位接口
■ FPGA- to- HPS 高级微处理器总线体系结构 (AMBA
®
) 高级可扩展接口 (AXI ™ ) 从接口
■ HPS- to- FPGA AXI 主接口
■ 轻型 HPS- to- FPGA AXI 主接口
■ FPGA- to- HPS SDRAM 接口
■ 微处理器单元 (MPU) 通用 I/O 接口
■ MPU 备用和事件接口
■ 中断接口
■ 直接存储器访问 (DMA) 控制器外设请求接口
■ 调试高级外设总线(APB™)接口
■ 系统跟踪宏单元 ( STM )硬件事件
■ FPGA 交叉触发接口
■ FPGA 跟踪端口接口
November 2012
cv_54030-1.1
29–2 第29章: 仿真HPS组件
HPS 仿真支持
Cyclone V 器件手册 Altera 公司 2012 年 11 月
卷 3:硬核处理器系统技术参考手册
第 29–2 页的图 29–1 显示了 HPS 中的 BFM。
HPS BFMs 使用从 Altera
®
BFM 应用编程接口 (API) 中调用的标准函数,在该部分以下
的内容中有详细介绍。
f 要了解关于 BFM API 的更多信息,请参考
Avalon Verification IP Suite User Guide
and the
Mentor Verification IP Altera Edition User Guide
。
HPS 仿真仅支持 Verilog HDL 或 SystemVerilog 仿真环境。
时钟和复位接口
f 要了解关于时钟和复位接口的一般信息,请参考
Cyclone V器件手册
第3卷的
HPS组件接
口
章节中的 “ 存储器映射接口 ”。
时钟接口
Qsys 对 HPS 组件的每个时钟输出接口生成时钟源 BFM。对于 HPS- to-FPGA 用户时钟,
当在 Qsys 中例化 HPS 组件时,在 HPS Clocks 页面的 User clock frequency field 中
指定 BFM 时钟速率。
HPS-to- FPGA 跟踪端口接口单元对 FPGA 生成一个时钟输出,名称为
h2f_tpiu_clock
。在
仿真中,时钟源 BFM 也代表该时钟输出的行为。
图 29–1. HPS BFM 结构图
Hard Processor System
Qsys
Interconnect
AXI Protocol Master
IP Components
AXI Protocol Slave
IP Components
AXI HPS Master BFM
AXI HPS Slave BFM
SDRAM Memory Model
Interrupt Sink BFM
Conduit BFM
Avalon-MM
IP Components
第 29 章 : 仿真 HPS 组件 29–3
HPS 仿真支持
Altera 公司 2012 年 11 月 Cyclone V 器件手册
卷 3:硬核处理器系统技术参考手册
表 29–1 列出了包含 BFM 实例名称的所有 HPS 时钟输出接口。
Altera 时钟源 BFM 应用编程接口 (API) 可应用于表29–1中列出的所有 BFM。您的
Verilog 接口使用相同的 API,可以在不同的实例名称传递。
Qsys 不对 FPGA- to- HPS 时钟输入接口生成 BFM。
复位接口
HPS 复位请求和握手接口被连接到 Altera conduit BFM 来进行仿真。表 29–2 列出了
每个接口的名称。您可以使用表 29–2 中列出的 API 监控复位请求接口状态更改或设
置接口。
表 29–3 列出了包含 BFM 实例名称的所有 HPS 复位输出接口。Altera 复位源 BFM 应用
编程接口可应用于表29–3中列出的所有 BFM。
HPS 复位输出接口被连接到一个复位源 BFM。Qsys 配置表29–4中所示的 BFM。
表 29–1. HPS 时钟输出接口仿真模型
接口名称 BFM 实例名称
h2f_user0_clock h2f_user0_clock
h2f_user1_clock h2f_user1_clock
h2f_user2_clock h2f_user2_clock
h2f_tpiu_clock h2f_tpiu_clock
表 29–2. HPS 复位输入接口仿真模型
接口名称 BFM 实例名称 API 功能名称
f2h_cold_reset_req f2h_cold_reset_req get_f2h_cold_rst_req_n()
f2h_debug_reset_req f2h_debug_reset_req get_f2h_dbg_rst_req_n()
f2h_warm_reset_req f2h_warm_reset_req get_f2h_warm_rst_req_n()
h2f_warm_reset_handshake h2f_warm_reset_handshake
set_h2f_pending_rst_req_n()
get_f2h_pending_rst_ack_n()
表 29–3. HPS 复位输出接口仿真模型
接口名称 BFM 实例名称
h2f_reset h2f_reset
h2f_cold_reset h2f_cold_reset
h2f_debug_apb_reset h2f_debug_apb_reset
表 29–4. HPS 复位输出接口的复位源 BFM 的配置
参数 BFM 值
(1)
含义
置位复位高电平 关闭 该参数为关闭状态,指定来自 BFM 的一个有效低复位信号。
初始复位的周期 0 该参数为 0,指定 BFM 不对复位信号自动置位。
表29–4注释:
(1) 对被例化的 BFM 的参数值的配置用于 HPS 仿真。
剩余13页未读,继续阅读
深层动力
- 粉丝: 18
- 资源: 318
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0