没有合适的资源?快使用搜索试试~ 我知道了~
18342138 郑卓民 实验七1
需积分: 0 0 下载量 180 浏览量
2022-08-08
18:25:57
上传
评论
收藏 9.15MB DOCX 举报
温馨提示
试读
19页
2、根据真值表,一般采用卡诺图进行化简,得出逻辑表达式 3、如果已对器件类型有所规定或限制,则应将函数表达式变换成与器件类型相适应 的形式 4、根据化简或变换后
资源详情
资源评论
资源推荐
实验七 数据选择器电路原理及应用
18342138 郑卓民 软工四班
预习报告
1. 复习常用组合逻辑电路工作原理和设计方法,及与之相应的 MSI 功能
表及其使用方法。
数字电路按逻辑功能和电路结构的不同特点,可分为组合逻辑电路和时序逻
辑电路两大类。组合逻辑电路是根据给定的逻辑问题,设计出能实现逻辑功
能的电路。用小规模集成电路实现组合逻辑电路,要求是使用的芯片最少,
连线最少。一般设计步骤如下:
1、首先根据实际情况确定输入变量、输出变量的个数,列出逻辑真值表。
2、根据真值表,一般采用卡诺图进行化简,得出逻辑表达式。
3、如果已对器件类型有所规定或限制,则应将函数表达式变换成与器件类
型相适应 的形式。
4、根据化简或变换后的逻辑表达式,画出逻辑电路。
5、根据逻辑电路图,查找所用集成器件的管脚图,将管脚号标在电路图上,
再接线,验证。
2. 复习采用中规模集成电路实现组合逻辑电路的方法,如使用数据选择
器实现组合逻辑电路。
1. 要对集成电路有深入的了解,知道集成电路的实现原理,各管脚的含
义。
2. 中规模的器件,如译码器、数据选择器等,它们本身是为了实现某种
逻辑功能而设计的,但由于它们的一些特点,我们也可以用它们来实
现任意逻辑函数。
3. 设计组合逻辑电路的流程的基础依然是:
i. 根据给定事件的因果关系列出真值表;
ii. 由真值表写函数式;
iii. 对函数式进行化简或变换;
iv. 画出逻辑图,并测试逻辑功能。
但在其中可以插入使用已有集成电路模块,简化设计,使电路功能更
清晰。
4. 了解 74LS153 构造与原理:
74ls153 是常用的双 4 选 1 数据选择器/多路选择器,在各种数字电路和单
片机系统的显示系统中经常用到。74153 里面有两个地址码共用的 4 选 1 数
据选择器。通过输入不同的地址码 A1,A0,可以控制输出 Y 选择 4 个输入
数据 D0~D3 中的一个。
如图,为双四选一数据选择器 74ls153 的逻辑图,Y1、Y2 为两个独立的输
出端,S1`和 S2`为附加控制端用于控制电路工作状态和扩展功能。A1、A0
为地址输入端。D10、D11、D12、D13 或 D20、D21、D22、D23 为数据输入端,
通过选定不同的地址代码即可从四个数据输入端选出要的一个,并送到输出
端 Y。输出逻辑式可写成:
Y1 = [A1`A0`D10 + A1`A0D11 + A1A0`D12 + A1A0D13]·S1
真值表如下:
S1`
A1
A0
Y1
1
X
X
0
0
0
0
D10
0
0
1
D11
0
1
0
D12
0
1
1
D13
如果将 A1、A0 作为两个输入变量,同时令 D10、D11、D12、D13 为第三个输
入变量的适当状态(包括原变量、反变量、0 和 1),就可以在数据选择器的
输出端产生任何形式的三变量组合逻辑电路。
可以使用双四选一数据选择器实现二进制全减器:
全减器的真值表:其中 A 和 B 为被减数与减数,Bn 为低位向本位的借位,D
为本位差,Bn-1 为向高位的借位。
A
B
Bn
D
Bn-1
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
由真值表得最小项表达式:
D = A`B`Bn + A`BBn` + AB`Bn` + ABBn;
Bn-1 = A`B`Bn + A`B·1 + AB`·0 + ABBn;
设 A、B 为数据选择器得地址端即 A1 = A, A0 = B,将 D 和 Bn-1 转换成数
据选择器逻辑函数形式;
D = A1`A0`Bn + A1`A0Bn` + A1A0`Bn` + A1A0Bn;
Bn-1 = A1`A0`Bn + A1`A0·1 + A1A0`·0 + A1A0Bn;
得到:
D10 = Bn; D11 = Bn`; D12 = Bn` ; D13 = Bn;
D20 = Bn; D21 = 1; D22 = 0; D23 = Bn;
根据各管教函数式,利用 74ls153 即可组装得到一个全减器电路。
5. 了解 74LS151 构造与原理:
在本次实验中,将用到得数据选择器为 74ls151,74ls151 为八选一数据选
择器,工作原理类似 74ls153,均可轻松得到输入的最小项,本实验,利用
74ls151 完成设计 AU 算术单元(半加半减器)与 LU 逻辑单元(实现与、或、
异或、非),实验步骤依旧从功能出发,描述真值表,得出管脚函数式,利
用最小项匹配 MSI 端口,连接形成完整电路,测试功能。
下图为 74ls151 逻辑图:
剩余18页未读,继续阅读
方2郭
- 粉丝: 26
- 资源: 324
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0