前言
随着电子产品向小型化、便携化、网络化和高性能方向发展,
对电路组装技术和 I/O 引线数提出了更高的要求,芯片体积越来
越小,芯片引脚越来越多,给生产和返修带来困难。原来 SMT
中广泛使用的 QFP (四边扁平封装),封装间距的极限尺寸停
留在 0.3mm ,这种间距引线容易弯曲、变形或折断,相应地对
SMT 组装工艺、设备精度、焊接材料提出严格的要求,即使如
此,组装小间距细引线的 QFP ,缺陷率仍相当高,最高就可达
6000ppm ,使大范围应用受到制约 .
BGA 以球栅阵列式的封装形式出现 , 满足了更小、更快和更高
性能的电子产品的要求。这些低成本的包装可在许多产品中找
到 , 芯片引脚分布在芯片封装的底面 ,这就可以容纳更多的 I/O
数
且可以较大的引脚间距如 1.5 、 1.27mm 代替 QFP 的 0.40.3m
m ,
很容易使用 SMT 与 PCB 上的布线引脚焊接互连,因此不仅可
以
使芯片在与 QFP 相同的封装尺寸下保持更多的
封装容量,又使 I/O 引脚间距较大,从而大
大提高了 SMT 组装的成品率 , 因而 BGA 封装