没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
Manchester编码器的FPGA设计与实现
Manchester编码器的FPGA设计与实现
Manchester
需积分: 13
8 下载量
59 浏览量
2010-04-26
18:19:01
上传
评论
收藏
170KB
PDF
举报
温馨提示
立即下载
Manchester编码器的FPGA设计与实现
资源推荐
资源评论
STM32的曼彻斯特编译码系统设计
浏览：134
摘要：利用ARM芯片STM32F103RET6设计了曼彻斯特电压/电流编译码系统。该系统简单易行，成本低，传输速率可调范围广，编码速率可达1 Mb/s.当编码协议发生变化，只需对编码和译码算法做少量的修改，具有很强的灵活性和通用性。而且STM32极其丰富的外设资源可方便地用于各种项目的研发应用中。实验结果验证了该方案的可行性。 引言 由于曼彻斯特（Manchester）编码具有传输时无
STM32F103解码曼彻斯特以及驱动SSD1306
浏览：10
5星 · 资源好评率100%
STM32F103识别RFID，解码EM4100并且在屏幕驱动为SSD1306的OLED上显示卡号状态
manchester.rar
浏览：159
曼彻斯特编码的驱动代码，基于stm32F4xx上的代码。将字节转换为曼彻斯特编码，并通过gpio输出。编码具有前导码（高电平），和stop结束标志码（低电平）
manchester verilog code
浏览：153
4星 · 用户满意度95%
xilinx公司内部用verilog编写的曼彻斯特编码和解码模块
RF单片机解码程序 曼彻斯特码
浏览：73
4星 · 用户满意度95%
RF单片机解码程序 定时器中断 26位码 20位地址
基于RFID的解曼彻斯特编码的程序
浏览：62
基于RFID的解曼彻斯特编码，程序以及解码思路并不是最优，思路可供参考
基于FPGA的基带编码器设计
浏览：22
基于FPGA的基带编码器设计
RS编码器的优化设计及FPGA实现
浏览：37
引言Reed-Solomon码首先是由Reed和Solomon两人于1960年提出来的，简称为RS码。这是一类具有很强纠错能力的多进制BCH码，既能纠正随机错误，也能纠正突发错误，也是一类典型的代数几何码。RS码一直以来都是国际通信领域研究的热点之一。本文以战术军用通信系统的首选码RS(31，15)码为例，对生成多项式进行了优化，并采用查表法的原理极大地提高了编码器运算数据的能力，缩短了运算周期，
基于FPGA的RS编码器的设计与实现
浏览：146
本文讲述的是基于FPGA的RS编码器的设计与实现。
在FPGA上设计汉明码的编码器和解码器
浏览：62
本文用Verilog语言实现了汉明码的编码和译码。在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。
Manchester-decoder.rar
浏览：43
C语言，完成了曼彻斯特解码，实现了对ID卡的识别。AVR单片机。可以用于本科毕业设计，里面的代码加了必要的注释，随便买个板子烧进去，配置一下IO口就能用
cmi编码器译码器，用FPGA实现
浏览：15
4星 · 用户满意度95%
egin if clk'event and clk = '0' then datacon dataflag dataflag dataflag dataflag dataflag dataflag dataflag dataflag dataflag <= dataflag; end
FPGA实现编码器+译码器
浏览：147
FPGA实现编码器+译码器
Turbo码编码器的FPGA设计与实现
浏览：57
3星 · 编辑精心推荐
Turbo码编码器的FPGA设计与实现
turbo码编码器的FPGA实现
浏览：52
5星 · 资源好评率100%
探讨了卷积 Turbo 码编码器实现过程中的关键问题 ,结合第 3 代移动通信系统中给出的 Turbo 码分量编码器方案 ,以 Flex10k系列 FPGA芯片为硬件平台 ,使用MaxplusⅡ开发工具 ,通过VHDL 语言编程的 方法实现整个卷积 Turbo 码编码器.仿真结果表明该编码器的正确性和合理性.
Turbo码编码器的FPGA设计与实现.pdf
浏览：91
Turbo码编码器的FPGA设计与实现.pdf
JPEG2000 MQ编码器的设计与实现
浏览：120
提出了一种JPEG2000 MQ编码器的硬件设计方案。通过状态更新超前预测、前导零检测、重归一化超前预测等方法以及字节输出的改进处理，使MQ编码器的工作速率可达1CxD/cycle。同时对各流水段中的路径进行优化改进，提高了系统的最高时钟频率。采用Verilog语言进行RTL级描述，并在Altera的FPGA上进行了仿真验证。结果表明，在Altera的EP2S60F67214上，该MQ编码器的最高
4PPM码编码器设计与实现2.rar
浏览：106
5星 · 资源好评率100%
所设计的4PPM码是将两位二进制信息，编译成四位二级制信息码。共四组二进制码有00、01、10、11，分别对应编译成1000、0100、0010、0001。同时编译时要求串行输入输出，所以要求对信息设计编码分组，经过计数器的控制将被串行转换后的编码，依次循环输出，四组输入对应四组不同的输出，这就是4PPM编码器的基本设计原理。
8B/10B编码器的设计实现
浏览：132
5星 · 资源好评率100%
一篇讲解8B/10B编码的硕士论文，写的比较全面
基于FPGA的IRIG-B编码器的设计
浏览：38
利用FPGA和M12T授时型GPS内核构成的IRIG-B编码模块采用M12T的100 pps信号触发IRIG-B编码器，使得编码输出的每个码元上升沿均与GPS模块严格一致，每个码元间隔严格相等，而且每个码元的上升沿均可作为同步参考点。利用FPGA的并发处理能力，使得系统实时性好。本文介绍的基于查找表的B码编码方法和通过查找表的数字调制方法具有占用资源小，设计简单，调制输出高次谐波小，信号边沿稳定等
基于FPGA的IRIG-B码编码器的设计
浏览：101
4星 · 用户满意度95%
文章介绍了使用一片EPM7812复杂可编程逻辑阵列芯片(CPLD),来实现对IRIG-B码的解码、周期信号输出、实时时间显示以及串行异步通信。在一个芯片的基础上,可以实现以往 一个机箱的主要功能。与传统的方法相比,具有性能好、体积小、成本低,维修更换方便的优点。
H.264中二进制化编码器的FPGA实现
浏览：179
H.264是最有前景的视频压缩标准，熵编码是其中重要的一环，但算法比较复杂，执行速度不高。对熵编码中的二进制化器进行改进，提出一种基于流水线的FPGA结构。对软件流程进行部分改进以提高速度，采用流水线及并行处理技术设计整个电路。在Spartan3FPGA上实现该电路，编码速度达1bit/cycle，最高时钟频率可达100MHz。
串口助手工具合集.zip
浏览：170
5星 · 资源好评率100%
收集整理常用的一些串口工具，比如串口波形显示，modbus协议调试，串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip
浏览：177
5星 · 资源好评率100%
OLED 屏幕显示时间，温度。时间可以校准，屏幕通过取模，可以显示汉字。
Vivado license 永久
浏览：177
4星 · 用户满意度95%
2018.3测试可用，各种IP超级齐全，测试了srio可用，Jesd等IP均显示正常，理论上所有版本应该都支持，大家下来看看。
STM32全系列 Keil MDK pack包（当前最新离线包）
浏览：145
5星 · 资源好评率100%
STM32全系列 Keil MDK pack离线包 注：由于上传大小限制，除了F0和F1的包，其他的提供链接通过百度云下载。 包括以下包，当前最新版本（20200115） Keil.STM32F0xx_DFP.2.0.0.pack Keil.STM32F1xx_DFP.2.3.0.pack Keil.STM32F2xx_DFP.2.9.0.pack Keil.STM32F3xx_DFP
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
小兵哥未央
粉丝: 32
资源:
8
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
answer.zip
PHP课程网站络管理系统【源码+lw+部署文档】
CAN CAPL控制程控电源-源码
集成Dlib实现人脸识别模块，以及通过YOLOV5+DeepSort+SlowFast 实现多目标实时在线行为检测
用户输入后显示登录用户
python控制canoe源码
DCBC行为管理配置一本通
chromedriver.exe（win125版本）
爱心编程：520节日专属浪漫感人的表白代码
mss.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
