《北邮数电实验报告》涉及的是数字电子技术的基础实验，涵盖了数字电路与逻辑设计的主要内容，主要包括原理图输入法设计、VHDL组合逻辑电路设计、VHDL时序逻辑电路设计以及数码管扫描显示控制器的设计与实现。以下是各部分的详细说明：
**实验1** 主要使用quartus II软件进行原理图输入法设计，实验要求学生设计并实现：
1. 半加器：使用逻辑门设计，通过仿真验证其功能，并生成新的半加器模块。
2. 全加器：基于实验1中的半加器模块和逻辑门设计，进行仿真验证，最后下载到实验板进行实际操作，使用拨码开关设定输入，通过发光二极管显示输出。
3. 3线-8线译码器（74ls138）与逻辑门结合，实现函数F=CBA+CBA+CBA+CBA，同样进行仿真验证并下载到实验板。
**实验2** 以VHDL语言为核心，设计了以下组合逻辑电路：
1. 7段数码管译码器：共阴极设计，通过拨码开关设定输入，数码管显示输出。
2. 8421码转换为余三码的代码转换器：同样是拨码开关输入，发光二极管显示输出。
3. 4位二进制奇校验器：输入奇数个'1'时，输出为'1'，否则输出'0'，同样通过拨码开关设定输入，发光二极管显示输出。
**实验3** 的重点是VHDL时序逻辑电路设计，包括：
1. 带异步复位的8421码十进制计数器：使用按键设定输入，发光二极管显示输出。
2. 分频系数为12，占空比为50%的分频器：在Quartus II平台上设计并仿真验证。
3. 将实验1的2和实验2的1，以及数码管译码器整合，下载到实验板显示计数结果。
**实验4** 是数码管扫描显示控制器的设计：
1. 串行扫描电路：实现6个数码管同时显示0、1、2、3、4、5这6个数字，仿真验证后下载测试。
2. 数码管滚动显示电路：设计循环左滚动的数码管显示，始终保持6个数码管点亮，实现012345→123450→234501→…→501234→012345的滚动效果。
在实验3和实验4中，提到了组件端口说明和连接图，例如实验3的'allinone'组件，包含输入时钟、计数器重置、分频器计数周期重置、数码管控制输出和数字图形输出等端口。实验4的'NixieTubeRolling'组件则有外部时钟输入、恢复数码管显示为013245的清除信号、数码管输入端和共阴极输出端口。
实验1（2）提供了全加器的VHDL代码框架，实验3（3）和实验4的具体代码没有给出，但可以理解它们会涉及到计数、分频、译码和滚动显示等功能的VHDL描述。
这些实验内容涵盖了数字电路基础中的主要概念，包括逻辑门、组合逻辑、时序逻辑、编码与译码、分频和显示控制等，旨在培养学生的逻辑思维能力、设计能力和实践操作技能。通过这些实验，学生能够更好地理解和掌握数字电子技术的基本原理和应用。
