北邮电子信通数电实验七4*4键盘扫描控制器实验报告（附代码及仿真图）

数字电路与逻辑设计实验

第三次实验报告

姓 名

学 院

专 业

班 级

学 号

班内序号

1.2 设计思路、模块划分、总体框图等.................................................................................................3

1.3 VHDL 代码..........................................................................................................................................4

1.4 仿真波形图及分析...........................................................................................................................24

1.5 故障及问题分析...............................................................................................................................26

二、总结与结论..............................................................................................................................................26

一、实验七：4*4 键盘扫描控制器

1.1 实验名称和实验任务要求

1.1.1 实验名称：VHDL 组合时序电路设计——4*4 键盘扫描控制器的

设计与实现

1.1.2 实验任务要求：

（3）：按键按下时显示当前键值并保持，直到下一按键按下时更新

显示；只有按键被按下时蜂鸣器发出按键音，放开后蜂鸣器不发声。

每个按键对应不同的按键音。

1.2 设计思路、模块划分、总体框图等

1.2.1 设计思路：col0~col3 为列输出信号，使用时循环向各列写‘0’；

没有按下时，row 接收到来自电源的高电平‘1’；row0~row3 为行输入

信号，使用时读取四路信号，判断是否有‘0’输入；如果读到行信号上

有‘0’，根据行、列信号为‘0’的位置判断哪个按键按下了。遵循这样的

原理，对于扫描显示，只需要不断寻找 row 和 col 都是‘0’的位置就能

确定相应数字的输出。

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

entity div_1000 is

port(

clk:in std_logic;

clkout:out std_logic

);

end div_1000;

architecture a of div_1000 is

if count=499 then

count:=0;

t<= not t;

else

count:=count+1;

end if;

end if;

end process;

clkout<=t;

end;