没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
可实现快速锁定的FPGA片内延时锁相环设计.pdf
可实现快速锁定的FPGA片内延时锁相环设计.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
FPGA
硬件技术
硬件开发
参考文献
专业指导
0 下载量
103 浏览量
2021-07-13
17:33:50
上传
评论
收藏
277KB
PDF
举报
温馨提示
五一特惠:¥9.90
19.90
可实现快速锁定的FPGA片内延时锁相环设计.pdf
资源推荐
资源评论
基于FPGA的全数字锁相环设计.pdf
浏览:4
5星 · 资源好评率100%
基于FPGA的全数字锁相环设计.pdf
基于FPGA的自适应锁相环设计.pdf
浏览:2
基于FPGA的自适应锁相环设计.pdf
基于FPGA的数字锁相环设计.pdf
浏览:52
基于FPGA的数字锁相环设计.pdf
基于FPGA的全数字延时锁相环的设计.pdf
浏览:40
5星 · 资源好评率100%
基于FPGA的全数字延时锁相环的设计.pdf
一种基于FPGA的全数字锁相环设计.pdf
浏览:64
一种基于FPGA的全数字锁相环设计.pdf
可实现快速锁定的FPGA片内延时锁相环设计
浏览:198
微电子技术的持续发展使得FPGA具有更高的系统集成度和工作频率。系统性能较大程度上决定于系统的时钟延迟和偏斜。由于FPGA具有丰富的可编程逻辑资源及时钟网络,随之而来的时钟延迟问题使得用户设计的性能大打折扣。FPGA中的DLL模块可提供零传播延时,消除时钟偏斜,从而进一步提高了FPGA的性能和设计的灵活性。
EDA/PLD中的可实现快速锁定的FPGA片内延时锁相环设计
浏览:100
微电子技术的持续发展使得FPGA具有更高的系统集成度和工作频率。系统性能较大程度上决定于系统的时钟延迟和偏斜。由于FPGA具有丰富的可编程逻辑资源及时钟网络,随之而来的时钟延迟问题使得用户设计的性能大打折扣。FPGA中的DLL模块可提供零传播延时,消除时钟偏斜,从而进一步提高了FPGA的性能和设计的灵活性。 PLL是常用的时钟管理电路,主要是基于模拟电路设计实现的,而DLL主要是基于数字电路
一种基于FPGA的数字锁相环的设计与实现.pdf
浏览:147
一种基于FPGA的数字锁相环的设计与实现.pdf
FPGA内全数字延时锁相环的设计.pdf
浏览:149
现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片.现在,FPGA已广泛地应用于通信,消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下. 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素.目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DL
基于FPGA的宽频数字锁相环设计.pdf
浏览:17
基于FPGA的宽频数字锁相环设计.pdf
基于数字延时锁相环的FPGA IO延时管理电路.pdf
浏览:110
基于数字延时锁相环的FPGA IO延时管理电路.pdf
基于FPGA的三相电网不平衡下的锁相环设计.pdf
浏览:161
基于FPGA的三相电网不平衡下的锁相环设计.pdf
基于FPGA的数字锁相环的设计与实现.pdf
浏览:15
基于FPGA的数字锁相环的设计与实现.pdf
应用于FPGA芯片时钟管理的锁相环设计实现.pdf
浏览:180
应用于FPGA芯片时钟管理的锁相环设计实现.pdf
论文研究-CMOS快速锁定锁相环的设计 .pdf
浏览:139
CMOS快速锁定锁相环的设计,王丽,张章,本文采用SMIC 0.18μm的标准CMOS工艺,基于三阶电荷泵锁相环结构,设计了一种用于产生1GHz时钟的快速锁定锁相环电路。本文通过在传统的�
论文研究-应用于GSM的快速锁定全数字锁相环设计 .pdf
浏览:127
应用于GSM的快速锁定全数字锁相环设计,秦鹏,金晶,本文提出了一种应用于GSM(全球移动通讯系统)的快速锁定全数字锁相环。针对快速锁定的要求,本文提出了将频率控制字预检测技术与
基于FPGA的一种改进型全数字锁相环设计与实现.pdf
浏览:150
基于FPGA的一种改进型全数字锁相环设计与实现.pdf
基于FPGA的延时块LMS均衡器的设计与实现.pdf
浏览:76
基于FPGA的延时块LMS均衡器的设计与实现.pdf
一种FPGA实现的全数字锁相环.pdf
浏览:126
一种FPGA实现的全数字锁相环.pdf
基于FPGA的数字三相锁相环优化设计.pdf
浏览:118
基于FPGA的数字三相锁相环优化设计.pdf
CMOS锁相环电路.pdf
浏览:97
CMOS锁相环电路 西安微电子技术研究所 着重讨论系统的稳定性 收敛速度与稳态误差
基于FPGA的全数字锁相环设计思路.pdf
浏览:110
基于FPGA的全数字锁相环设计思路.pdf
GPS接收机伪码锁相环设计.pdf
浏览:141
5星 · 资源好评率100%
GPS接收机伪码锁相环设计.pdf
基于FPGA的全数字锁相环设计与实现.pdf
浏览:42
基于FPGA的全数字锁相环设计与实现.pdf
论文研究-基于FPGA的全数字锁相环的设计与实现 .pdf
浏览:29
基于FPGA的全数字锁相环的设计与实现,杨琳,王强,本文介绍了全数字锁相环的工作原理,给出了一种基于FPGA的全数字锁相环的实现方法,并采用VHDL硬件描述语言在Xilinx公司的ISE Design Suite
基于LabVIEW FPGA的三相锁相环设计与实现.pdf
浏览:73
基于LabVIEW FPGA的三相锁相环设计与实现.pdf
超声相控阵高精度延时设计的FPGA实现.pdf
浏览:122
5星 · 资源好评率100%
超声相控阵高精度延时设计的FPGA实现.pdf
数字中频相干解调数字锁相环设计和FPGA实现.pdf
浏览:41
数字中频相干解调数字锁相环设计和FPGA实现.pdf
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
五一特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
结冰架构
粉丝: 792
资源:
28万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
SC8P171XE_ADC.c
已完成认证和授权,为后续开发做准备
317488673145818Super Image 2.1.0.apk
房屋租赁,使用了spring,spring mvc,mybatis框架进行开发
5.5.2.fig
斐讯K2原厂固件 v21.4.6.12官方版
python之同态加密(3).zip
该软件适合爱普生打印机wf3720,3721废墨满了无法使用时进行软件清零
goodsjson数据的应用,测试,修改
linux上安装Nginx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功