没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
DDS_Verilog
DDS_Verilog
Verilog
FPGA
需积分: 10
4 下载量
176 浏览量
2014-12-18
14:28:53
上传
评论
1
收藏
916B
QPF
举报
温馨提示
立即下载
DDS波形产生 采用Verilog 基于Altera开发板
资源推荐
资源评论
verilog DDS
浏览:4
FPGA verilog DDS 模块 一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分(如Q2220)。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码;而相位累加器根据频率控制码在每个时钟周期内进行相位累加,得到一个相位值;正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转
基于verilog的DDS设计
浏览:124
设计一个完整的DDS波形发生器模块,可实现频率、相位可调,三种波形。 (1) 模式控制:正弦波/三角波/矩形波 (2) 频率控制:直接设置频率值 (3) ROM表地址长度2^8=256、数据位宽10位 (4) 分辨率优于1Hz
DDS的verilog实现
浏览:15
本资源使用verilog语言,通过ROM查找表方式实现DDS功能,附带rom文件和testbench
dds verilog 实现
浏览:190
4星 · 用户满意度95%
dds 用verilog实现 网上下的资料 可以一起学习
VERILOG 实现dds功能
浏览:47
4星 · 用户满意度95%
使用Verilog 实现DDS功能 内部采用32位控制字 有注释 结构正确
verilog实现DDS
浏览:38
4星 · 用户满意度95%
ise+modelsim下仿真实现DDS
使用Verilog语言实现 DDS的载波产生
浏览:61
使用Verilog语言实现DDS载波产生模块,产生一个载波频率为2M的正弦载波。
Verilog 实现DDS 产生正弦波
浏览:104
5星 · 资源好评率100%
Verilog 实现DDS 产生正弦波 //******************顶层模块***********************// module ddS_top(clk,sin_out,dac_en,dac_rst,dac_sync,clk_p,clk2); input clk; //AD 时钟源 input clk2; //DA 时钟源 output[15:0] sin_out; out
DDS_DDS信号发生器_fpga_DDS_verilog.zip
浏览:34
DDS_DDS信号发生器_fpga_DDS_verilog.zip
DDS_DDS信号发生器_fpga_DDS_verilog_源码.zip
浏览:61
DDS_DDS信号发生器_fpga_DDS_verilog_源码.zip
DDS_TEXT1_1.1.zip_dds verilog_matlab dds_verilog dds
浏览:158
5星 · 资源好评率100%
dds用Verilog代码实现,很适合做信号处理的同学借用。
DDS.zip_DDS_FPGA verilog_dds verilog_verilog dds_verilog产生DDS
浏览:100
verilog生成DDS,并且具有调幅度的功能,需要有DAT文件。
dds.rar_dds verilog_quartus 可以dds_verilog dds
浏览:139
在quartus软件上,采用verilog实现DDS功能。
Verilog_DDS.zip_dds verilog_dds波形发生器_verilog dds_verilog波形发生
浏览:165
5星 · 资源好评率100%
基于dds的方波 三角波等波形发生器的实现
six_wave.rar_DDS 波形 VHDL_verilog 正玄波_verilog实现dds_verilog阶梯波_wa
浏览:88
5星 · 资源好评率100%
产生六种波形的DDS信号发生器,用verilog实现,有modersim仿真程序和结果,产生正玄波,方波,锯齿波,三角波,阶梯波。实现完全可用
FPGA_DDS_verilog HDL
浏览:125
基于FPGA实现的DDS信号发生器。使用Verilog HDL实现,包含书名文档
DDS.rar_DDS_FPGA DDS_FPGA Verilog DDS_dds verilog_verilog dds
浏览:102
DDS FPGA Verilog vhdl
DDS.rar_DDS MATLAB_matlab dds_matlab dds_verilog dds_频率源
浏览:133
5星 · 资源好评率100%
直接频率合成仿真源程序,希望有人能用到.
基于FPGA的DDS信号发生器 : DDS_Verilog.rar
浏览:89
5星 · 资源好评率100%
基于FPGA的DDS信号发生器 Verilog资料合集,包含源码工程、仿真工程、视频教程、原理图PCB图,是FPGA经典案例系列博客的其中资源之一,系列博客地址:https://blog.csdn.net/qq_33486907/article/details/118653742 ...
DDS.rar_DDS_dds verilog_verilog dds
浏览:137
DDs利用 verilog语言的实现方法 Direct Digital Synthesizer
DDS design_基于fpga的dds设计_DDSmodelsim_DDS_VerilogDDS仿真_
浏览:10
5星 · 资源好评率100%
dds设计仿真,包含matlab设计,modelsim仿真和verilog代码
DDS.zip_DDS FPGA_FPGA verilog DDS_FPGA DDS_dds verilog_fpga dds
浏览:87
FPGA基于FPGA的DDS设计verilog程序
dds.rar_DDS_bicyclecnh_dds verilog_verilog_verilog dds
浏览:77
verilog实现dds
AD9954-DDS驱动程序+PDF_V2.0_DDS_verilog_ad9954_disappear8cb_V2_
浏览:169
4星 · 用户满意度95%
AD9954 DDS开发板-点频9954(ok)verilog 语言
DDS.rar_dds verilog_verilog dds
浏览:73
this is a code for DDS in Verilog
dds.rar_DDS_dds verilog_verilog dds
浏览:50
包含完整的dds产生的Verilog程序和test 文件
串口助手工具合集.zip
浏览:130
5星 · 资源好评率100%
收集整理常用的一些串口工具,比如串口波形显示,modbus协议调试,串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
浏览:110
5星 · 资源好评率100%
OLED 屏幕显示时间,温度。时间可以校准,屏幕通过取模,可以显示汉字。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
Logan_Glory
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
学生成绩管理系统 - 2022数据结构课设.zip
一个学生成绩管理系统,可以管理学生,查看成绩,打分等功能.zip
Qt5学生成绩管理系统.zip
putty.exe远程连接服务器工具
ZM470SX-M LoRa射频模块评估板开发板硬件(原理图+PCB)工程文件.zip
foc具体实现代码零序注入实现svpwm
域内查询工具Adfind及相关使用命令
Python中scipy模块的教程
XILINXFPGA源码Xilinx的IP1024点FFT快速傅立叶变换
XILINXFPGA源码Xilinx的I2C工程
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功