没有合适的资源?快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
DDS.rar_DDS_dds verilog_verilog dds
DDS.rar_DDS_dds verilog_verilog dds
共2个文件
mif:1个
qpf:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
dds_verilog
0 下载量
199 浏览量
2022-09-15
01:55:44
上传
评论
收藏
13KB
RAR
举报
温馨提示
五一特惠:¥9.90
19.90
DDs利用 verilog语言的实现方法 Direct Digital Synthesizer
资源推荐
资源详情
资源评论
DDS.rar_dds verilog_verilog dds
浏览:125
Verilog语言实现基于DDS技术的余弦信号发生器,输出位宽16Bit
dds.rar_DDS_dds verilog_verilog dds
浏览:168
包含完整的dds产生的Verilog程序和test 文件
DDS.rar_dds verilog
浏览:9
数字频率计 DDS,使用Verilog编写
dds.rar_DDS
浏览:157
dds.h - sysfs attributes associated with DDS devices.
DDS.rar_DDS_FPGA DDS_FPGA Verilog DDS_dds verilog_verilog dds
浏览:81
DDS FPGA Verilog vhdl
dds.rar_DDS_bicyclecnh_dds verilog_verilog_verilog dds
浏览:196
verilog实现dds
DDS.rar_DDS 波形_FPGA Verilog DDS_dds verilog_fpga dds verilog_ve
浏览:175
verilog编写,使用fpga中dds手法,可以输出任意波形的发生信号。
dds.rar_ dds verilog_DDS verilog modelsim_dds verilog_modelsim 仿
浏览:152
5星 · 资源好评率100%
DDS数字式频率合成器 利用VERILOG实现,有modelsim仿真图
dds_dds.rar_DDS
浏览:73
DDS信号发生器,用VHDL写的,编译用qartus通过,测试是好的,好东西大家一起分享啊,希望能对大家有帮助啊
dds.rar_DDS_dds.rar
浏览:13
直接数字频率直接数字频率合成器(DDS)合成器(DDS)
DDS.rar_DDS Veril_dds fpga verilog_dds verilog_sine verilog_是
浏览:114
同时用verilog 语言编写dds原代码用于生成正余弦波,并在FPGA平台进行验证
dds.rar_dds verilog_quartus 可以dds_verilog dds
浏览:165
在quartus软件上,采用verilog实现DDS功能。
DDS.rar_Verilog DDS仿真_dds verilog_基于VERILOG的DDS
浏览:108
基于verilog的DDS设计验证与仿真源代码,在quartus上实现,下载仿真成功
dds.rar_DDS_DDS VERIL_FPGA VHDL DDS ISE_Verilog DDS仿真_verilog 仿
浏览:27
5星 · 资源好评率100%
verilog 硬件语言实现DDS,使用ise11.1和modelsim se6.5仿真测试
DDS.zip_DDS FPGA_FPGA verilog DDS_FPGA DDS_dds verilog_fpga dds
浏览:112
FPGA基于FPGA的DDS设计verilog程序
DDS.rar_dds控制程序
浏览:8
该程序为用C语言控制DDS芯片,该程序已经通过了验证
DDS.rar_dds 源码
浏览:192
DDS调试心得的PDF文档,内有AD9850的驱动源码
DDS -changed.rar_DDS_dds verilog
浏览:13
DDS技术实现波形产生代码,可以编译下载学习使用!
DDS.rar_dds 原理
浏览:115
详细介绍DDS的基本工作原理,并给出实际中常用的几款芯片的使用方法。
DDS.rar_maxplus dds
浏览:102
使用maxplus设计的正弦余弦信号发生器,包含两个表格文件
DDS.zip_DDS_FPGA verilog_dds verilog_verilog dds_verilog产生DDS
浏览:65
verilog生成DDS,并且具有调幅度的功能,需要有DAT文件。
DDS.rar_Verilog Generator_dds verilog_verilog dds_vhdl dds_正弦信号v
浏览:79
5星 · 资源好评率100%
基于DDS原理的正弦信号发生器。用VERILOG语言实现,功能强大。
DDS.zip_DDS用途_Verilog HDL DDS_dds hdl_dds verilog_fpga dds veril
浏览:170
5星 · 资源好评率100%
Verilog HDL实现FPGA的DDS功能,含有实验原理与代码程序
cordicDDS.rar_CORDIC DDS _DDS verilog code_cordic verilog code_c
浏览:193
5星 · 资源好评率100%
Cordic算法实现DDS的Verilog 源码,14位精度,非常实用的。
qam_64.rar_64qamverilog_DDS核_DDS调制_vhdl dds 调制_调制 verilog
浏览:128
5星 · 资源好评率100%
64QAM调制,采用硬件语言verilog实现,其中调用了DDS的IP核
收起资源包目录
DDS.rar
(2个子文件)
DDS.qpf
1KB
DDS.mif
64KB
共 2 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
五一特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
小波思基
粉丝: 70
资源:
1万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于ISD1820芯片的语言录放模块AD09设计硬件(原理图+PCB+BOM)文件.zip
扫描全能王分享.zip
词向量-基于tensorflow+word2vec实现中文词向量的训练.zip
VB上位机程序控制DS1302时钟的proteus仿真
删除链表的倒数第 N 个结点(java代码).docx
C++OpenCV3源代码Harris角点检测
Foundation.jsp
Android SQLiteDatabase的使用详解
基于java实现的食品公司管理系统(进销存)(Java课程设计)
C++OpenCV3源代码反向投影
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功