没有合适的资源?快使用搜索试试~ 我知道了~
FPGA_DDS_verilog HDL
需积分: 9 10 下载量 133 浏览量
2013-09-21
12:28:13
上传
评论 3
收藏 26KB DOC 举报
温馨提示
试读
2页
基于FPGA实现的DDS信号发生器。使用Verilog HDL实现,包含书名文档
资源推荐
资源详情
资源评论
`timescale 1ns/1ps
module mydds(
DATA, //频率控制字
WE_F,//频率控制字写使能
CLKP, //时钟
CE, //DDS 使能
ACLR,//复位
SINE,//正炫信号输出
COSINE//余炫信号输出
);
input [31 : 0] DATA;
input WE_F;
input CLKP;
input CE;
input ACLR;
output [15 : 0] SINE;
output [15 : 0] COSINE;
parameter DATA_DEF=32'H51EB851;
//ADD_A
reg [31:0] ADD_A;
reg [31:0] ADD_B;
wire [31:0] DATA;
always @(posedge CLKP or posedge ACLR)
if(ACLR)
ADD_A<=DATA_DEF;
else if(WE_F)
ADD_A<=DATA;
//ADD_B
always @(posedge CLKP or posedge ACLR) //OLD CLKN
if(ACLR)
ADD_B<=0;
else if(CE)
ADD_B<=ADD_B+ADD_A;
//COS
wire [10:0] ROM_A;
资源评论
liguojun1103
- 粉丝: 0
- 资源: 5
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功