没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
基于VHDL的时钟、正弦波和方波实验报告
基于VHDL的时钟、正弦波和方波实验报告
VHDL
4星
· 超过85%的资源
需积分: 16
4 下载量
26 浏览量
2014-12-27
15:41:59
上传
评论
收藏
919KB
DOC
举报
温馨提示
立即下载
基于VHDL的时钟、正弦波和方波实验报告
资源推荐
资源评论
基于VHDL数字时钟的设计与实现EDA实验报告
浏览:8
5星 · 资源好评率100%
基于VHDL数字时钟的设计与实现EDA实验报告
基于VHDL语言的数字钟设计的EDA实验报告
浏览:141
5星 · 资源好评率100%
基于VHDL语言的数字钟设计的EDA实验报告 采用的是顶层文件设计理念 共分为5个模块:分频模块 计时模块 选择模块 控制模块 动态扫描模块
基于VHDL的正弦波发生器
浏览:142
基于VHDL的正弦波发生器 基于VHDL的正弦波发生器 基于VHDL的正弦波发生器 基于VHDL的正弦波发生器
基于VHDL的正弦波发生器设计
浏览:149
4星 · 用户满意度95%
传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其中ROM查找表由兆功能模块LPM-ROM来实现。
VHDL实现基于ROM的正弦波发生器的设计
浏览:34
5星 · 资源好评率100%
设计基于ROM的正弦波发生器,对其编译,仿真。 具体要求: 1.正弦发生器由波形数据存储模块(ROM),波形发生器控制模块及锁存模块组成 2.波形数据存储模块(ROM)定制数据宽度为8,地址宽度为6,可存储 64点正弦波形数据,用MATLAB求出波形数据。 3.将50MHz作为输入时钟。
基于VHDL电子时钟
浏览:48
完整的论文,有图和源代码,完整的论文,有图和源代码完整的论文,有图和源代码
基于VHDL多功能数字时钟
浏览:129
我经过很用心的筛选帮大家找的~希望对大家有帮助 大家互相帮助
基于VHDL的电子时钟设计
浏览:8
电子时钟设计,基于vhdl描述的, PPT文档
信号发生器正弦波三角波方波
浏览:181
4星 · 用户满意度95%
信号发生器 正弦波 三角波 方波 PROTEUS仿真图
vhdl dds 方波 正弦波 信号发生器
浏览:121
5星 · 资源好评率100%
vhdl dds 方波 正弦波 信号发生器
基于VHDL dds正弦信号发生器dds正弦信号发生器
浏览:95
dds正弦信号发生器dds正弦信号发生器基于VHDL居于VHDL
基于vhdl时钟的设计与制作(附完整代码)
浏览:159
基于vhdl时钟的设计与制作(附完整代码) 非例话语句
基于VHDL的数字时钟
浏览:188
3星 · 编辑精心推荐
基于vhdl语言设计的数字时钟,具有设置时间和闹钟和整点报时的功能,并且在设置时间和闹钟时,数码管闪烁。
基于VHDL的数字时钟设计
浏览:118
VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术.本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方法.
VHDL编写的信号发生器,可产生正弦波、三角波,方波。方波的占空比可调
浏览:201
5星 · 资源好评率100%
cpld vhdl 信号发生器 正弦波 方波 三角波
基于vhdl语言的正弦波发生器
浏览:3
本设计基于vhdl语言并且结合dds来设计的正弦波发生器,最小频率为500hz最大为200khz并且能将频率显示在数码管上。
VHDL.rar_VHDL 正弦波_dds vhdl_dds vhdl 正弦波_dds产生_vhdl dds
浏览:2
DDS产生正弦波(VHDL语言)用DDS产生3MHZ的正弦波,VHDL控制语言
dds.rar_DDS VHDL_VHDL产生正弦波_fpga 正弦_vhdl dds_正弦波 vhdl
浏览:31
fpga利用dds原理,产生正弦波,简单实用,成本低
data_rom.rar_SINE_Signal Generator_正弦波_正弦波 vhdl_正弦波发生器
浏览:128
正弦波信号发生器 正弦波信号发生器 正弦波信号发生器
FPGA时钟、正弦波和方波实验报告
浏览:55
5星 · 资源好评率100%
FPGA时钟、正弦波和方波实验报告。主要是基于FPGA的电子钟的设计和基于DDS原理的正弦波和方波的FPGA设计。
基于VHDL的数字时钟的设计
浏览:131
随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真
基于quartus2的VHDL实验报告.rar
浏览:13
5星 · 资源好评率100%
适用于本科生,小白。内容包括门电路、计数器、加法器、数据选择器、数码管、译码器、AD、DA、状态机
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
taolangjing
2019-07-28
不错,初学可以参考
斯人张卷儿
粉丝: 30
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
AI高清修复图片画质易语言易语言源码易语言填表
映射窗口.ec易语言易语言模块CPU占用0%游戏监控窗口监控
易语言 361窗口模块高效、便捷、自封装、自用
易语言 窗口排列 模块 ,简单、高效、体积小
main函数的加载过程
动态库加载一张图概括所有
筷手引流工具.apk
Android studio音乐播放器
论文(最终)_20240430235101.pdf
基于python编写的Keras深度学习框架开发,利用卷积神经网络CNN,快速识别图片并进行分类
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功