没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
基于VHDL电子时钟
基于VHDL电子时钟
电子时钟
需积分: 9
14 下载量
84 浏览量
2009-05-13
16:55:28
上传
评论
收藏
183KB
DOC
举报
温馨提示
立即下载
完整的论文，有图和源代码，完整的论文，有图和源代码完整的论文，有图和源代码
资源推荐
资源评论
基于vhdl语言的电子时钟
浏览：73
本设是基于vhdl语言来描述的电子时钟，并且带有闹钟和置数功能。
基于vhdl时钟的设计与制作（附完整代码）
浏览：40
基于vhdl时钟的设计与制作（附完整代码） 非例话语句
基于VHDL的电子时钟设计
浏览：88
4星 · 用户满意度95%
随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧。在Quartus 11开发环境中编译和
VHDL电子时钟
浏览：25
用硬件描述语言设计的电子时钟，硬件描述语言。。。现代逻辑器件
电子时钟VHDL
浏览：84
基于VHDL语言实现时钟的基本功能，具有定点报时等基本功能。
VHDL实现电子时钟
浏览：98
VHDL实现的电子钟的基本功能，带QUARTUE工程文件
VHDL设计数字电子时钟完整版
浏览：85
4星 · 用户满意度95%
有完整的代码，也有设计好的完整的程序工程， 拿到手后可以直接在Quartus2上运行，还附有设计报告，包含连接图和仿真图！
基于VHDL语言的数字时钟设计
浏览：17
介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，...
基于VHDL的数字时钟设计
浏览：187
数电课设，用VHDL做的数字时钟，开发板芯片型号为Altera 的 EP4CE6F17C8，时钟具有整点报时，数码管显示，设定时间，转换计时机制，复位的功能，有详细注释，编译器版本为Quartus II 18.0
基于vhdl的数字电子时钟 论文
浏览：85
基于vhdl的数字电子时钟 以fpga为核心的数字秒表
VHDL语言设计的 电子时钟
浏览：73
这是用VHDL语言设计的电子时钟的报告，用的软件是QuatusII,实验系统是康鑫公司的
基于VHDL的数字时钟
浏览：114
3星 · 编辑精心推荐
基于vhdl语言设计的数字时钟，具有设置时间和闹钟和整点报时的功能，并且在设置时间和闹钟时，数码管闪烁。
VHDL程序电子时钟
浏览：135
VHDL程序电子时钟VHDL程序电子时钟VHDL程序电子时钟VHDL程序电子时钟
基于FPGA数字时钟的设计（VHDL代码）
浏览：66
5星 · 资源好评率100%
采用VHDL语言编写的数字时钟主要可以实现以下功能 （1）通电后从“00：00：00：00”开始显示，采用24小时制进行时间显示； （2）设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好...
基于VHDL数字电子时钟设计
浏览：153
程序通过试验是没有错误的，已经做出实物！供大家使用！！！供大家使用！！！供大家使用！！！
电子时钟VHDL课设
浏览：111
4星 · 用户满意度95%
基于VHDL语言的电子时钟设计，清晰的设计思路，和模块化设计理念的融汇贯通，希望对你有所帮助和启发。
课设——基于VHDL的多功能电子钟(附报告及完整代码)
浏览：155
5星 · 资源好评率100%
课设——基于VHDL的多功能电子钟 附完整题目、源代码以及技术报告
基于vhdl的电子钟设计
浏览：109
使用VHDL语言设计的完整数字电子钟，可设置时分秒
基于VHDL的数字时钟的设计
浏览：49
随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真
电子时钟 可整点报时 基于VHDL
浏览：139
电子时钟 可整点报时 基于VHDL,对应有多个模块时，分，秒！
电子时钟VHDL代码
浏览：26
VHDL语言实现电子时钟，代码注释详细，12进制显示，带有时、分置位端，方便验证.文件是完整工程文件，烧写板子是EP2C5Q208C8，是新手很好的参考文件.主要有分频、时钟计数、数码管译码显示等模块.
VHDL电子时钟的设计
浏览：24
实现的功能有：LED显示时、分、秒，包含复位键、时钟加1键，分钟加1键，以及暂停键的设置。
基于VHDL课程设计——电子秒表
浏览：187
5星 · 资源好评率100%
基于VHDL课程设计——电子秒基于VHDL课程设计——电子秒表
基于cpld—vhdl的电子钟
浏览：96
这是一款基于cpld的vhdl电子钟，可使用于多种型号的cpld、FPGA开发板，也可任意修改实现其他功能。
基于vhdl数字时钟设计源码包
浏览：141
4星 · 用户满意度95%
具有时、分、秒计数显示功能，以24小时循环计时，时钟计数显示时有LED灯的花样显示，具有调节小时、分钟及清零的功能。
基于quartus II的VHDL数字钟设计
浏览：118
5星 · 资源好评率100%
1.进行正常的时、分计时功能，二十四小时制计时 2.由数码管显示24h、60min 3.设置时间 4.整点报时 5.闹钟功能
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
frankman0811
粉丝: 1
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
柱层析Standard Operation Principle
MIMO系统信道模型.pptx
libADLMIDI1-1.5.1-1.7.x86-64.rpm
2024-005铭牌.dwg
基于蚁群算法的路径规划算法代码
基于遗传算法的路径规划算法代码
顶尖条码秤最新调试工具
informed-rrt-star.py，路径规划代码
probabilistic-road-map.py，路径规划代码
rrt.py，路径规划代码
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
