manchester

verilog语言描述 module bianma(din,rst,clk16x,clk96,start,tx,sr,state,clk_en,man); input rst,clk16x,start; input[7:0] din; output tx,clk96,sr,state,clk_en,man;