没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
verilog数字钟
verilog数字钟
verilog
需积分: 10
17 下载量
181 浏览量
2013-07-31
21:49:46
上传
评论
1
收藏
7.82MB
DOC
举报
温馨提示
立即下载
这是verilog的数字钟代码,功能齐全,有两组闹钟,整点报时,年月日时分秒,还有两种模式的秒表
资源推荐
资源评论
verilog 数字钟
浏览:97
verilong 数字钟代码 24小时制,可现实星期,仿真通过
Verilog数字钟
浏览:18
5星 · 资源好评率100%
自己写的一个数字钟程序,仿真通过且实机烧录通过,现发出来供大家学习
基于Verilog语言的数字钟
浏览:6
5星 · 资源好评率100%
Verilog语言设计数字钟,具有闹钟,校准,整点报时功能
基于verilog的数字钟
浏览:7
3星 · 编辑精心推荐
一个基于verilog的数字钟程序,用xilinx的basys2开发板
基于Verilog的数字时钟
浏览:97
本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码,采用自顶而下的设计方法对代码进行综合、适配、功能仿真,最后下载入Cyclone EP2C5T144的FPGA核心板,实现了数字时钟的设计要求。
Verilog 数字钟代码
浏览:148
5星 · 资源好评率100%
数字钟有闹钟、时间设定、秒表等功能,Verilog编写,分配引脚后可直接使用
数字时钟的实现(verilog版)
浏览:172
本代码是基于FPGA编写的,采用的开发语言是verilog语言,实现的是一个数字时钟:包括小时、分钟、秒,包括对数字时钟的时间调节等动能!
verilog编写的数字时钟、万年历、闹钟
浏览:118
3星 · 编辑精心推荐
数字钟要求显示时间、日期、闹钟设定时间。利用切换按键进行年月日、时间、闹钟定时操作,三种状态均可用增减两个按键进行调整,对于选中的数码管调整位,通过闪烁表示已经选中,例如:首先切换至日期,选中表示“年”的数码管,那么选中的位进行0.5秒的闪烁表示选中,其次可通过增减按键进行数字的增减。另外在按键消抖后,每次按键按下,蜂鸣器响表示已经按下;设定的闹钟到时候,按下任何按键均停止蜂鸣器,若没有按键按下,
数字时钟verilog
浏览:57
数字时钟 verilog
数字钟-verilog
浏览:137
数字钟 verilog HDL 实验要求:使用Verilog HDL或VHDL语言编程实现数字钟基本功能 实验仪器:FPGA集成实验箱
数字时钟Verilog
浏览:31
数电课程设计 FPGA上实现,设计要求 1.有4只数码管分别显示小时及分钟 2.用LED灯闪烁表示秒 3.可以扩展功能
基于verilog语言的数字时钟设计
浏览:149
4星 · 用户满意度95%
有计时,跑表,闹钟,调整时间四大功能,功能完善,消逗也不错,
基于verilog的数字时钟设计
浏览:113
基于verilog的数字时钟设计
FPGA Verilog 数字闹钟
浏览:78
5星 · 资源好评率100%
可以实现 计时功能,跑表功能,闹钟定时,计时调节,跑表调节,用Verilog编写,动态数码管显示,本人已经实际验证过了,在本人的开发板上 运行的非常完美
Verilog 数字电子钟代码
浏览:115
BASYS2开发板 实现温度实时显示和越限报警
数字钟(verilog+数码管)
浏览:177
3星 · 编辑精心推荐
基于FPGA的数字钟设计,完整工程有doc文档,verilog+数码管实现。
数字时钟的Verilog HDL实现
浏览:121
利用Verilog HDL语言,实现的数字时钟,结果简单,非常通俗易懂,容易通读,非常适合初学者下载
Verilog自顶向下设计24进制计数器(FPGA)
浏览:154
5星 · 资源好评率100%
使用Verilog自顶向下设计24进制计数器(例子为1Hz,可修改频率),并用数码管动态显示,已在Basys2开发板验证通过。
verilog实现八位数码管显示
浏览:198
verilog 实现八位数码管显示,该模块输入BCD码,就可以显示
Verilog数字钟(自动计时+手动校时+倒计时+整点报时+LCD显示)附完整源代码、详细注释和word报告.zip
浏览:79
Verilog数字钟(自动计时+手动校时+倒计时+闹钟+整点报时+LCD显示)附完整源代码、详细注释和word报告。用cyclone Ⅱ实现。
Verilog_实现简易数字钟设计
浏览:51
5星 · 资源好评率100%
Verilog_实现简易数字钟设计......
Verilog数字钟设计实验报告
浏览:126
4星 · 用户满意度95%
设计一个多功能数字时钟,具有时分、秒计数显示、闹钟功能
Verilog自顶向下60进制计数(FPGA)
浏览:188
使用Verilog自顶向下设计60进制计数器(例子为1Hz,可修改频率),并用数码管动态显示,已在Basys2开发板验证通过。
verilog数字钟源代码
浏览:78
(1)设计一个数码管实时显示时、分、秒的数字时钟(24小时显示模式); (2)可以调节小时,分钟。 (3)能够进行24小时和12小时的显示切换。 (4)可以设置任意时刻闹钟,并且有开关闹钟功能。 (5)有整点报时功能,几点钟LED灯闪亮几下。 (6)有复位按键,复位后时间从零开始计时,但闹钟设置时间不变。
verilog数字钟报告(含代码)
浏览:20
5星 · 资源好评率100%
大学数电实验报告,使用quartus ii软件编写verilog代码实现数字钟,有计时,校准,复位,闹钟,报正点数,时制切换功能
Qt 5实现串口调试助手 (源工程文件、0积分下载)
浏览:53
5星 · 资源好评率100%
基于Qt 5实现串口调试助手,程序仅供参考,修改了之前十六进制接收0xA0--0xFF有误的问题,新增了窗口自适应(ui文件设置栅格),文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
浏览:5
5星 · 资源好评率100%
SystemVerilog的听课学习笔记,包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下: 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func
AutoSAR标准协议4.2.2
浏览:150
5星 · 资源好评率100%
AutoSAR标准协议规范4.2.2,里面包含了AutoSAR组织所规定的AutoSAR架构的标准规范协议原文档。对AutoSAR的学习有一定的借鉴意义
光伏-储能并网系统仿真.rar
浏览:174
5星 · 资源好评率100%
该文件是清华大学储能课的期末大作业。用SIMULINK搭建了一个完整的光伏-储能并网系统。我的博客中介绍了系统实现的具体方法,欢迎查看!
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
johnyu
粉丝: 0
资源:
8
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于大数据的房产估价.doc
同态加密的概念.doc
时间复杂度大小比较.doc
时间复杂度大小比较.doc
基于c语言的职工资源管理系统.zip
window操作系统清理系统垃圾代码
解决多机调度问题:贪心算法的应用与Java实现.md
大数据驱动的房产估价:挖掘市场潜力、精准定价
上市公司数据、申请、授权和质量指标计算(1990-2022年).txt
排序算法优化:时间复杂度比较及性能提升技巧.md
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功