没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
FPGA设计计数器
FPGA设计计数器
counter
需积分: 2
1 下载量
136 浏览量
2014-11-11
21:12:24
上传
评论
收藏
721B
V
举报
温馨提示
立即下载
FPGA的应用,设计计数器,采用时钟控制
资源推荐
资源评论
基于FPGA的高速计数器设计
浏览:36
4星 · 用户满意度95%
基于FPGA的高速计数器设计,pdf格式
基于FPGA的计数器设计.doc
浏览:48
基于FPGA的计数器设计.doc
FPGA的计数器程序
浏览:145
FPGA的计数器程序设计,基于FPGA的程序开发示例。。。
基于FPGA的计数器设计说明.doc
浏览:15
基于FPGA的计数器设计说明.doc
FPGA--频率计数器
浏览:196
4星 · 用户满意度95%
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity scan_led is port( clk:in std_logic; sg:out std_logic_vector(6 downto 0); bt:out std_logic_vector(7
FPGA和STM32的通信 数字频率计
浏览:71
FPGA和STM32的通信 数字频率计
基于FPGA的计数器设计电子技术课程设计
浏览:112
5星 · 资源好评率100%
基于FPGA的计数器设计电子技术课程设计
基于FPGA的60进制计数器.zip
浏览:166
基于FPGA的60进制计数器 实现功能: 基于FPGA的60进制计数器实验 部分代码: Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_ARITH.all; --//=================...
FPGA课程设计基于RAM的十口8位计数器.doc
浏览:34
5星 · 资源好评率100%
FPGA课程设计基于RAM的十口8位计数器
基于一般模型的计数器的FPGA设计报告
浏览:31
基于一般模型的计数器的FPGA的完整设计报告。基于一般模型的计数器的FPGA的完整设计报告。基于一般模型的计数器的FPGA的完整设计报告。基于一般模型的计数器的FPGA的完整设计报告。基于一般模型的计数器的FPGA的完整...
FPGA作业2:利用veilog设计12进制计数器 fpga开发.pdf
浏览:114
5星 · 资源好评率100%
FPGA作业2:利用veilog设计12进制计数器 fpga开发.pdf
基于FPGA的环形计数器设计.pdf
浏览:170
基于FPGA的环形计数器设计.pdf
基于FPGA的通用可逆计数器的设计及实现.pdf
浏览:30
5星 · 资源好评率100%
基于FPGA的通用可逆计数器的设计及实现.pdf
实验七 基于FPGA的计数器设计
浏览:27
基本任务:十进制计数器 扩展任务:六进制计数器
异步四位二进制计数器FPGA设计verilog源码quartus工程文件.zip
浏览:70
5星 · 资源好评率100%
异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端,低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...
我与FPGA的恋爱之同步和异步计数器的使用
浏览:198
在FPGA设计中,计数器的使用占据很大的比重,在后面接触的FPGA设计的,总少不了计数器的身影,有时候计数器的性能决定了一个项目的成败,本笔记中,我做了两种计数器的设计:第一种就是综合工具自动综合出来的计数器....
EDA实验,FPGA,用VHDL语言设计一个范围0~15的加法计数器,异步清零和同步使能,分频
浏览:111
5星 · 资源好评率100%
用VHDL语言设计一个范围0~15的加法计数器,每次加1;该加法计数器具 有异步清零端和同步使能端,通过按键分别控制;该加法计数器计数值的高低位 分别由两位数码管显示;该加法计数器的计数频率有1Hz和2Hz两种,可...
模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件.zip
浏览:26
5星 · 资源好评率100%
模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_60(clk,reset,cin,load,data,cout,qout)...
基于FPGA的N位扭环型计数器设计.pdf
浏览:198
基于FPGA的N位扭环型计数器设计.pdf
串口助手工具合集.zip
浏览:30
5星 · 资源好评率100%
收集整理常用的一些串口工具,比如串口波形显示,modbus协议调试,串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
浏览:143
5星 · 资源好评率100%
OLED 屏幕显示时间,温度。时间可以校准,屏幕通过取模,可以显示汉字。
Vivado license 永久
浏览:191
4星 · 用户满意度95%
2018.3测试可用,各种IP超级齐全,测试了srio可用,Jesd等IP均显示正常,理论上所有版本应该都支持,大家下来看看。
STM32全系列 Keil MDK pack包(当前最新离线包)
浏览:133
5星 · 资源好评率100%
STM32全系列 Keil MDK pack离线包 注:由于上传大小限制,除了F0和F1的包,其他的提供链接通过百度云下载。 包括以下包,当前最新版本(20200115) Keil.STM32F0xx_DFP.2.0.0.pack Keil.STM32F1xx_DFP.2.3.0.pack Keil.STM32F2xx_DFP.2.9.0.pack Keil.STM32F3xx_DFP
张飞硬件1~20部+笔记完整版百度网盘链接.txt
浏览:29
张飞硬件1~20部视频+笔记完整版
STM32HAL库+RS485+串口+定时器+Modbus协议(主机+从机测试)
浏览:83
5星 · 资源好评率100%
STM32+RS485+MODBUS协议主机-从机代妈 共包含3部分测试(每一部分需单独测试) 1-主机读取从机数据测试 2-主机向从机的一个寄存器中写入数据 3-本设备作为从机使用,作为从机时地址为0x02
AD Type C 封装库 6Pin 24Pin分享(带3D视图)
浏览:146
5星 · 资源好评率100%
介绍链接:https://blog.csdn.net/XiaoYuHaoAiMin/article/details/104171690 某宝有卖的6Pin 24Pin TypeC 接口AD封装库,包括3D视图,6Pin我做过一个东西的,自己画的,24Pin的来自互联网,技术有限,可能不提供支持!
TDMS转EXCEL官方插件
浏览:167
5星 · 资源好评率100%
TDMS转EXCEL
I2C主机及从机Verilog代码实现.zip
浏览:166
5星 · 资源好评率100%
该代码为功能复杂一点的I2C代码,适合有一定Verilog编程基础的朋友(包含测试代码)。具体特征如下: 支持I2C主机读写、I2C从机读写 支持Hs、F/S模式 支持分频系数可配 支持读写连续帧 从机被主机读时,若从机数据没准备好,可进入等待状态,同时拉低SCL,直到slave的txfifo有数据写入 从机被写入数据时,若slave的rxfifo满时,可进入等待状态,直到rxfifo的数据被读出
计算机组成与设计硬件软件接口risc-v中文.pdf
浏览:109
计算机组成与设计硬件软件接口risc-v中文版
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
sunjingting
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于 GDAL 与 PROJ4 的遥感图像处理软件,使用 Qt 构建课程设计
使用后端开发框架Spring Boot构建应用程序.pdf
基于Boson的计算机网络实验:RIP和IGRP的配置
在线教育系统 JAVA+Vue+SpringBoot+MySQL
健身房管理系统 JAVA+Vue+SpringBoot+MySQL
卓越导师双选系统 JAVA+Vue+SpringBoot+MySQL
三次模型二期的case
三次模型一期的case
新闻稿件管理系统 JAVA+Vue+SpringBoot+MySQL
大学城水电管理系统 JAVA+Vue+SpringBoot+MySQL
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功