基于FPGA的计数器设计电子技术课程设计

XX 学院

电子技术课程设计

题 目 _基于 FPGA 的计数器设计___

_________________________

学生姓名 _ XXX_________________

专业班级 电子信息工程班__ __

学 号 _ __________

院 （系） 电气信息工程学院___ ____

主要内容：

要求学生使用硬件描述语言（Verilog 或者 VHDL）设计基于 FPGA 的计数器的

源程序。实现如下功能：显示 1 个 0-9999 的四位计数器；四位七段数码管的译码与

显示。理解数码管的译码原理，同时需要做一个分频器，理解时钟分频的原理及意

义。

基本要求：

1、学会 quartusII 的使用，掌握 FPGA 的程序设计方法。

2、掌握硬件描述语言语法。

3、程序设计完成后要求在 quartusII 中实现功能仿真。

目 录

基于 FPGA 的计数器的程序设设计...............................................i

摘 要...............................................i

1 绪论.....................................................................................1

1.1 FPGA 简介 .........................................1

1.2 硬件描述语言 VHDL 特点 ............................1

3.1.3 RTL 电路图 .............................................6

3.2 计数器设计 .......................................6

3.2.1 计数器及其应用 .......................................6

3.2.2 计数器源程序及其仿真 .................................7

3.3 锁存器设计 ........................................9

3.3.1 锁存器及其应用 ........................................9

3.3.2 16 位锁存器源程序及其仿真波形 ..........................9

3.4 显示部分设计....................................10

3.4.1 七段数码管显示原理...................................10

3.4.2 七段数码管源程序及其仿真..............................11

基于 FPGA 的计数器的程序设设计

本文介绍了一种基于FPGA的，由顶层到底层设计的数字频率计。本文主要包括

该频率计的设计基础和实现方法以及译码与显示等内容， 描述了它的设计平台、工

作原理和软硬件实现。本设计主要有分频器、四位计数器、16位锁存器以及数码管

显示电路。计数器设计采用VHDL硬件描述语言编程,极大地减少了硬件资源的占用，

仿真与分析结果表明，该数字频率计性能优异，软件设计语言灵活，硬件简单，速

度快。