下载 >  开发技术 >  其它 > VHDL 数字钟设计

VHDL 数字钟设计 评分:

实现调时,较时,闹时,闹时调整,按键中断闹铃
2010-06-13 上传大小:1.73MB
分享
收藏 举报
数字时钟vhdl实现

数字时钟的VHDL实现,只有时钟和分钟,初学勿喷,共同讨论

立即下载
基于VHDL的多功能数字时钟设计

用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上

立即下载
基于quartus II的VHDL数字钟设计

1.进行正常的时、分计时功能,二十四小时制计时 2.由数码管显示24h、60min 3.设置时间 4.整点报时 5.闹钟功能

立即下载
vhdl实现的简单数字钟

vhdl 简单数字钟 已经在quartus软件测试过,能实现简单的计数功能

立即下载
VHDL设计多功能数字钟

数字逻辑课程设计报告,实现多功能数字钟的设计,功能:计时,并且可以24小时制和12小时制转换,闹钟,整点报时,秒表。文档内包含代码,硬件连线图,仿真波形图,心得体会等。

立即下载
VHDL设计数字钟(课程设计报告)包含各个模块

这是我自己写的课程设计报告 里面有各个模块的仿真。比如 秒 分 时,还有分频,整点报时。数字钟的功能也很全 可调节时间 总之 也是自己辛苦的结果

立即下载
FPGA开发板VHDL设计数字钟

FPGA开发板VHDL设计的数字钟 FPGA开发板VHDL设计的数字钟

立即下载
基于vhdl的数字时钟,时间可调

用VHDL写的数字时钟 在CYCLONE2上验证通过

立即下载
数字钟 数电课程设计 数字钟 电子钟 源代码 EDA VHDL

数电课程设计 vhdl语言写的电子钟, 功能: 1 时,分,秒六位数字十进制显示数字钟(小时从00--24) 2 手动校时,校分功能 3 闹钟功能,能在设定的时间发出闹铃声,持续一分钟 4 能进行整点报时,从59分50秒开始,每两秒发出一次铃音

立即下载
VHDL数字钟

此为使用VHDL写的一个数字时钟,附带闹钟和整点报时的功能,可以实现对数字钟及其闹钟时分秒的调整。显示使用六位共阴极数码管显示。

立即下载
完整版 VHDL设计数字电子时钟

有完整的代码,也有设计好的完整的程序工程, 拿到手后可以直接在Quartus2上运行,还附有设计报告,包含连接图和仿真图!

立即下载
基于VHDL的简易数字钟设计

整个VHDL数字钟的实验报告 介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在QuatusⅡ开发环境中编译和仿真了所设计的程序,并在可编程逻辑器件上下载验证。仿真和验证结果表明,该设计方法切实可行,具有一定的借鉴性。

立即下载
基于fpga数字电子时钟(vhdl

数字电子时钟我把它分为三个模块来完成设计:分频模块,计时模块和显示模块。每一部分又可以分成若干个子文件。简单的描述一下这三个模块的功能。

立即下载
VHDL编写的数字钟(完整程序)

这是我编写的一个数字钟的程序,采用元件例化的方法,把各个功能模块都加到了一个程序中,可以直接运行。。很值的。。。。。。

立即下载
VHDL多功能数字钟设计

基于VHDL的多功能数字钟设计 基于VHDL的多功能数字钟设计

立即下载
基于VHDL数字钟设计

EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括时分秒以及星期计数模块和重置时间模块。

立即下载
VHDL设计数字钟源代码

采用VHDL语言模块化设计方法,附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求: 1.十二进制数字钟,能显示时、分、秒,并可进行时和分的快速校正,秒的清零。 2.有整点报时功能,从59分56秒开始,每秒报时一次,直到00分00秒为整点报时。整点报时的频率与其他几响不同。 3.数码显示部分采用动态扫描显示法,能指示时钟驱动信号频率 LIGHT[0],要求计数器模块异步清零。 (二)模块划分:底层模块:小时控制模块(24进制)、分钟、秒控制模块(60进制)响铃控制模块、时间set模块、响铃控制门闸模块;顶层模块(三)器件型号:Altera公司的FPGA芯片FLEX10K系列2

立即下载
数字时钟设计,用的是vhdl语言

根据以上对于多功能数字钟的功能的描述,可以将整个的电路设计分为以下几个模块: 分频模块:由于实验电路板上所能提供的只有1Khz和6Mhz的信号,而本设计过 程的即时以及跑表模块需要1hz、100hz和4hz的时钟信号。 控制模块:为达到多动能数字钟在计时、校时、显示日历、跑表等不同的模块之间 切换,需要控制模块产生时序要不相冲突的控制信号,保证各个模块的功能有序的执行。 计时模块:在输入的1hz时钟信号,产生显示的AM、PM、时、分、秒信号,由 于要涉及到后面的校时模块,这里采用带有置数的计时模块,在load信号控制下将校时模块设定的时间转载至初始值,在初始值的基础上正常计时。 校时模块:当功

立即下载
12 24小时数字时钟VHDL设计

基本功能完全具备,仿真波形你大可自己编译,程序段都是对的,希望对您有用

立即下载
用VHDL语言输入方法设计数字钟

EDA工具的设计流程、VHDL语言的结构和语法,以及软件模拟波形仿真

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

VHDL 数字钟设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: