下载  >  课程资源  >  讲义  > 基于quartus II的VHDL数字钟设计

基于quartus II的VHDL数字钟设计 评分:

1.进行正常的时、分计时功能,二十四小时制计时 2.由数码管显示24h、60min 3.设置时间 4.整点报时 5.闹钟功能

...展开详情
2018-12-26 上传 大小:4.7MB
举报 收藏
分享
EDA 数字时钟课程设计 Quartus II 闹钟 整点报时 含报告 源代码

一、设计内容 (利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计) 二、设计要求 1、具有时、分、秒的计数显示功能 2、具有清零功能,可对数字时钟的小时、分钟进行调整 3、12小时制和24小时制均可 三、总体实现方案 四、设计的详细步骤 五、总结

立即下载
基于QuartusII的多功能数字钟设计.doc

基于QuartusII的多功能数字钟设计

立即下载
基于QuartusII的多功能数字钟设计

基于QuartusII的多功能数字钟设计

立即下载
VHDL实现的多功能数字时钟

功能描述: 1、基本时、分、秒的显示(24时制) 2、支持年、月、日显示(闰年判断) 3、支持秒表功能,可计时、可暂停 4、能够实现闹钟的功能(音乐播放) 5、能够对以上各参数进行手动设置 6、支持LCD显示 附实验报告、使用说明和VHDL源码, 功能全面,可下载到DE2板上运行

立即下载
基于Quartus的数字钟代码

基于Quartus的数字钟代码,用数码管分别显示时、分、秒的计数。同时可以对时间进行设置

立即下载
基于VHDL的数字时钟设计

用VHDL语言设计数字时钟,完整代码,加说明,详细介绍了时钟设计,通俗易懂

立即下载
基于QuartusII多功能数字钟

以下几个功能: (1)能进行正常的时、分、秒计时功能; (2)分别由六个数码管显示时、分、秒的计时; (3)系统有时钟保持功能; (4)系统有时钟清零功能; (5)系统能够进行快速较分校时; (6) 时钟具有整点报时功能(时钟从59′53″开始报时,在59′53″、 59′55″和59′57″、时报时频率为500Hz,59′59″时报时频率为1KHz)。

立即下载
vhdl数字钟设计与论文

VHDL语音数字钟的设计,共20页,8707字 摘要 VHDL是Very High Speed Integrated Circuit HardwarDescriptionLanguage的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。

立即下载
数字系统课程设计_多功能电子表_VHDL(包括说明书)

将日期、时钟、秒表及闹钟功能分开实现。选择日期模式,则只显示年、月、日。选择时钟模式,则只显示时、分、秒。选择秒表模式,则只显示秒、毫秒。选择闹钟模式,显示为时、分、秒,另外加一个闹铃。

立即下载
FPGA时钟 vhdl代码

FPGA时钟 vhdl代码 四位数码管 时分、分秒切换

立即下载
基于quartus II 平台的数字钟设计

基于quartus II 平台的数字钟设计,在de2板上仿真,包括计时校时和正点报时(用灯闪一下表示)功能

立即下载
quartus数字钟

高低电平触发数码管的亮暗,实现模拟数字钟。

立即下载
用Quartus2编的数字时钟(VHDL语言)

用Quartus2编的数字时钟 VHDL语言 可以开始停止,清零,调整时间,还会整点报时

立即下载
基于quartus的数字钟设计

基于quartus 的数字钟设计,方便我们了解如何使用quartus

立即下载
html+css+js制作的一个动态的新年贺卡

该代码是http://blog.csdn.net/qq_29656961/article/details/78155792博客里面的代码,代码里面有要用到的图片资源和音乐资源。

立即下载