没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
eda 10位计数器设计
eda 10位计数器设计
需积分: 13
9 下载量
88 浏览量
2011-10-22
14:32:01
上传
评论
收藏
43KB
DOC
举报
温馨提示
立即下载
本文档是eda实验10位计数器的实验要求和程序范例
资源推荐
资源评论
EDA 8位10进制频率计数器【图形设计法+代码设计法】
浏览：201
5星 · 资源好评率100%
EDA 8位10进制频率计数器【图形设计法+代码设计法】 基于quartus II 的八位10进制计数器，共一个顶层文件和两个底层文件，有图形设计法和代码设计法，解压后直接打开工程文件即可。
EDA完成的十进制计数器
浏览：22
5星 · 资源好评率100%
本次能力拓展训练是作出一个十进制加法计数器，递增计数，有进位、清零、保持功能。需要按要求编写出十进制计数器的VHDL程序，调试、编译程序并绘制出仿真波形图，结果应能实现计数功能。 本次能力拓展训练意义在于复习EDA的相关技术与方法；掌握VHDL或者Verilog语言，并要求能编写程序。Quartus软件的使用：掌握程序编辑、编译、调试、仿真方法。
eda-10进制计数器
浏览：179
vhdl语言描述10进制计数器，两层叠加可以完成100以内数据计数
EDA设计二十四进制和六十进制计数器
浏览：88
EDA 可编程逻辑 计数器设计 程序
eda 8位10进制频率计数器
浏览：138
5星 · 资源好评率100%
基于quartus II 的八位10进制计数器，共一个顶层文件和两个底层文件，有图形设计法和代码设计法，解压后直接打开工程文件即可。
10位计数器（异步复位）的verilog HDL程序
浏览：199
5星 · 资源好评率100%
采用异步复位的十进制计数器，捕捉到reset的低电平时清零而不用等待时钟的上升沿到来.
可控计数器（eda设计）
浏览：76
1,设计一个五进制的计数器，由三个控制键SEL控制不同的计数方式。 2,当 sel=000时，按0，1，2，3，4，0，1，2，3，4.。。 3,当sel=001时，按0，2，4，6，8，0，2，4，6，8 。。 4,当sel=010时，按1，3，5，7，9，1，3，5，7，9。。。 5,当sel=011时，按5，4，3，2，1，5，4，3，2，1。。。 6,当se
10进制计数器的verilog设计.pdf
浏览：165
10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf10进制计数器的verilog设计.pdf
FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器.rar
浏览：124
FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。 端口设定如下： 输入端口：CLK：时钟，RST：复位端，EN：时钟使能端，LOAD：置位控制端， DIN：置位数据端； 输出端口：COUT：进位输出端，DOUT：计数输出端。
10进制加减计数器状态机的VHDL设计
浏览：95
5星 · 资源好评率100%
10进制加减计数器状态机的VHDL设计，有源程序的
EDA.rar_10分频60计数eda_60计数器_EDA计数器_eda60计数器图_max+plus2
浏览：106
60进制计数器 序列检测器 适用于MAX PLUS2程序开发
eda实验1000进制计数器
浏览：18
大学电子信息工程专业的EDA实验，设计1000进制计数器
EDA十进制计数器课程设计报告.docx
浏览：159
5星 · 资源好评率100%
EDA十进制计数器课程设计报告.docxEDA十进制计数器课程设计报告.docx
16进制计数器.zip_16进制计数器_EDA课程设计_vhd，计数器
浏览：178
5星 · 资源好评率100%
十六进制计数器 包含vhd vwf文件 可用作流水灯进行课程设计
EDA 模203计数器实现 quartusII
浏览：145
EDA 模203计数器实现 quartusII
十三进制计数器的设计
浏览：200
5星 · 资源好评率100%
十三进制计数器的设计 EDA
60进制计数器 eda
浏览：92
4星 · 用户满意度95%
本项实验通过六十进制计数器的设计与仿真，学习VHDL语言及VHDL文本输入设计方法，编写六十进制计数器源程序，应用MAX+PlusII软件进VHDL文本输入设计与波形仿真。写出源程序，并写出设计与仿真过程。
EDA 24进制计数器的设计.pdf
浏览：67
EDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的...
EDA 24进制计数器的设计.docx
浏览：140
EDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制...
EDA六位十六进制可逆计数器和七段译码器
浏览：20
5星 · 资源好评率100%
用MaxPlusII实现的六位可逆十六进制可逆计数器和七段译码器，在altera的芯片上亲测可用，用MaxPlusII打开顶层设计图以后，直接下载到芯片上就可以运行了。
EDA计数器设计
浏览：65
EDA计数器设计，设计一个模16计数器 1、系统输入时钟48MHZ 2、系统输出1HZ信号，用LED指示灯显示； 3、系统输出模16数据，用4个LED指示灯显示；
22进制计数器EDA
浏览：108
《EDA电路设计》，22进制计数器，课程设计
EDA含异步清0的4位加法计数器基于FPGA的实现.doc
浏览：146
学习计数器的设计、仿真和硬件测试，进一步熟悉 Verilog HDL 的编程方法。EDA含异步清0的4位加法计数器基于FPGA的实现。
EDA实验报告 异步清除十进制加法计数器的设计
浏览：52
4星 · 用户满意度95%
在本设计中，复位信号为clr，低电平有效；时钟信号时clk，上升沿是有效边沿。在clr清除信号无效的的前提下，当clk的上升沿到来时，如果计数器原态是9（“1001”），计数器回到0（“0000”）态，否则计数器的状态将加...
十进制计数器的EDA设计.pdf
浏览：103
5星 · 资源好评率100%
十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf...
十进制计数器的EDA设计.docx
浏览：16
十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA...
EDA十进制计数器的设计.pdf
浏览：134
。。。
EDA十进制计数器的设计.docx
浏览：169
。。。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
rayzhu123
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
vmware官方下载地址
CNN网络中关于数据预处理的三种方法
yolov5网络结构图
2023-04-06-项目笔记 - 第一百二十三阶段 - 4.4.2.121全局变量的作用域-121 -2024.05.04
C 语言期末大作业（学生成绩管理系统）.docx
pycharm-professional-2022.2.5
基于Flask的气象装备远程维修指导系统设计与实现.pdf
基于ＶＭｗａｒｅｖＳｐｈｅｒｅ８.０的云平台分析与实现.pdf
Win和Mac系统中安装Anaconda教程(详细版).docx
开关电源的平均电流模式控制，TI资源分享
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
