FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器.rar

所需积分/C币:9 2021-06-22 21:01:50 2.92MB RAR
25
收藏 收藏
举报

FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。 端口设定如下: 输入端口:CLK:时钟,RST:复位端,EN:时钟使能端,LOAD:置位控制端, DIN:置位数据端; 输出端口:COUT:进位输出端,DOUT:计数输出端。

...展开详情
立即下载
限时抽奖 低至0.43元/次
身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 签到新秀

  • 分享学徒

关注 私信
上传资源赚钱or赚积分
最新推荐
FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器.rar 9积分/C币 立即下载
1/0