TDA4VH芯片手册（中文版）
需积分: 0 164 浏览量
2023-07-26
12:03:28
上传
评论 5
收藏 4.56MB PDF 举报
TDA4VH-Q1, TDA4AH-Q1, TDA4VP-Q1, TDA4AP-Q1
SPRSP79 – FEBRUARY 2023
TDA4VH-Q1、TDA4AH-Q1、TDA4VP-Q1、TDA4AP-Q1
Jacinto™处理器
1特点
处理器核心:
• 最多四个C7x浮点、矢量DSP，最多
1.0 GHz, 320 GFLOPS, 1024 GOPS
• 多达四个深度学习矩阵乘法加速器(MMA)，1.0
GHz时高达32 TOPS (8b)
• 具有图像信号处理器(ISP)和多个视觉辅助加速器
的双视觉处理加速器(VPAC)
• 深度和运动处理加速器(DMPAC)
• 八个Arm
®
Cortex
®
-A72微处理器子系统
，频率高达2.0 GHz
– 每个四核Cortex
®
- A72集群2MB共享二级缓存
– 每个Cortex
®
-A72内核32KB L1 DCache和
48KB L1 ICache
• 八个Arm
®
Cortex
®
-R5F MCU，频率高达1.0 GHz
– 16K I高速缓存、16K D高速缓存、64K L2 TCM
– 隔离MCU子系统中的两个Arm
®
Cortex
®
-R5F
MCU
– 通用计算分区中的六个Arm
®
Cortex
®
-
R5F MCU
• GPU IMG BXS-64-4、256kB缓存、高达800
MHz、50 GFLOPS、4 GTexels/s
• 定制设计的互连结构支持接近最大处理权限
内存子系统:
• 高达8MB的片上L3 RAM，具有ECC和一致性
– ECC错误保护
– 共享一致性缓存
– 支持内部DMA引擎
• 多达四个带ECC的外部存储器接口(EMIF)模块
– 支持LPDDR4内存类型
– 支持高达4266 MT/s的速度
– 高达4x32-b总线，具有高达68 GB/s的内联ECC
• 通用内存控制器(GPMC)
• 主域中的3x512KB片上SRAM，受ECC保
护
功能安全:
• ISO 26262
• 功能安全合规目标（针对选定部件号）
– 专为功能安全应用而开发
– 可用于帮助ISO 26262功能安全系统设计达到
ASIL-D/SIL-3目标的文档
– 系统能力高达ASIL-D/SIL-3目标
– 针对MCU域的硬件完整性高达ASIL-D/SIL-3
– 针对主域的硬件完整性高达ASIL-B/SIL-2
– 针对主域的扩展MCU (EMCU)部分的硬件完整
性高达ASIL-D/SIL-3
– 安全相关认证
计划
• Q1结束的部件号变体符合AEC-Q100要求
设备安全（针对特定部件号）:
• 具有安全运行时支持的安全启动
• 客户可编程根密钥，最高可达RSA-4K或ECC-
512
• 嵌入式硬件安全模块
• 加密硬件加速器–带ECC、AES、SHA、RNG、
DES和3DES的PKA
高速串行接口:
• 集成以太网交换机支持多达8个(TDA4xH)或4
个(TDA4xP)外部端口
– 两个端口支持5Gb、10Gb USXGMII或5Gb XFI
– 所有端口均支持1Gb、2.5Gb SGMII
– 所有端口均支持QSGMII。最多可以有2个
(TDA4xH)或1个(TDA4xP) QSGMII
启用并使用所有8或4个内部通道
• 多达4x2-L/2x4L (TDA4xH)或2x2L/1x4L
(TDA4xP) PCI-Express
®
(PCIe) Gen3控制器
– 具有自动协商功能的Gen1 (2.5GT/s)、Gen2
(5.0GT/s)和Gen3 (8.0GT/s)操作
• 1个USB 3.0双角色设备(DRD)子系统
– 增强型SuperSpeed Gen1端口
– 支持Type-C切换
– 可独立配置为USB主机、USB外设或USB DRD
剩余426页未读，继续阅读
资源评论
