数字电路验证System verilog Chn&Eng;

共2个文件

pdf：2个

system

veril

需积分: 9 8 下载量 172 浏览量 2018-08-06 17:29:43 上传评论收藏 30.62MB RAR 举报

温馨提示

本资源包含sv的英文技术手册和中文开发手册，非常实用；是uvm开发的基础。SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力

数字电路验证System verilog Chn&Eng;

基于system verilog 验证平台的 PE单元验证

绿皮书system verilog验证平台编写指南第三版课后习题解答

system verilog 功能验证

system verilog验证实例

数字电路verilog

system verilog验证方法学课件

verilog数字电路课程设计王金明

ieee system verilog standard 1800-2017.pdf

SystemVerilog 验证

verilog使用教程

Verilog HDL与数字电路设计

system verilog 快速入门

system verilog 讲座，夏宇闻，pdf格式，相当经典

verilog to systemc

system verilog时钟&串口激励文件

Writing Testbenches using System Verilog

SystemVerilog Assertions

systemverilog for verification (2nd edition)

Verilog and system verilog

System Verilog for Verification, 2nd Edition.pdf

Verilog教程

SystemVerilog for Verification

基于FPGA的uart接口电路设计verilog实现

基于System Verilog的芯片模拟器设计与实现.pdf

System Verilog与verilog的对比

SystemVerilog For Verification 2nd

System Verilog for Verification, 2nd

最新资源