FPGA⾯试附答案⾯试附答案
1、同步电路和异步电路的区别是什么?(仕兰微电⼦)
异步电路主要是组合逻辑电路,⽤于产⽣地址译码器、FIFO或RAM的读写控制信号脉冲,但它同时也⽤在时序电路中,
此时它没有
统⼀的时钟,状态变化的时刻是不稳定的,通常输⼊信号只在电路处于稳定状态时才发⽣变化。也就是说⼀个时刻允许⼀个输
⼊发⽣变化,以
避免输⼊信号之间造成的竞争冒险。电路的稳定需要有可靠的建⽴时间和持时间,待下⾯介绍。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的。这些
时序电路共
享同⼀个时钟CLK,⽽所有的状态变化都是在时钟的上升沿(或下降沿)完成的。⽐如D触发器,当上升延到来时,寄存器把
D端的电平传到
Q输出端。
在同步电路设计中⼀般采⽤D触发器,异步电路设计中⼀般采⽤Latch(锁存器)。
2、什么是同步逻辑和异步逻辑?(汉王笔试)
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路
设计。同步电路利⽤时钟脉冲使其⼦系统同步运作,⽽异步电路不使⽤时钟脉冲做同步,其⼦系统是使
⽤特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--⽆时钟歪斜问题、低电源消耗、平均效能⽽⾮最差效能、
模块性、
可组合和可复⽤性--因此近年来对异步电路研究增加快速,论⽂发表数以倍增,⽽Intel Pentium 4处理器设计,也开始采⽤异
步电路设计。
异步电路主要是组合逻辑电路,⽤于产⽣地址译码器、FIFO或RAM的读写控制信号脉冲,其逻辑输出与任何时钟信号都
没有关系,译码
输出产⽣的⽑刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都
是在严格的时钟
控制下完成的。这些时序电路共享同⼀个时钟CLK,⽽所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试)
线与逻辑是两个输出信号相连可以实现与的功能.在硬件上,要⽤oc门来实现(漏极或者集电极开路),由于不⽤oc门(集电极开
路)可能使灌电
流过⼤,⽽烧坏逻辑门. 同时在输出端⼝应加⼀个上拉电阻.
4、什么是Setup 和Holdup时间?(汉王笔试)
信号经过传输线到达接收端之后,就牵涉到建⽴时间和保持时间这两个时序参数,它们
是接收器本⾝的特性,表征了时钟边沿触发时数据需
要在锁存器的输⼊端持续的时间。通俗地说,时钟信号来的时候,要求数据必须已经存在⼀段时间,这就是器件需要的建⽴时
间(Setup Time
);⽽时钟边沿触发之后,数据还必须要继续保持⼀段时间,以便能稳定的读取,这就是器件需要的保持时间(Hold
Time)。如果数据信号在
时钟沿触发前后持续的时间均超过建⽴和保持时间,那么超过量就分别被称为建⽴时间裕量和保持时间裕量.
5、setup和holdup时间,区别.(南⼭之桥)
6、解释setup time和hold time的定义和在时钟信号延迟时的变化.(未知)
7、解释setup和hold time violation,画图说明,并说明解决办法.(威盛VIA