FPGA乘法器浮点运算 (1) fpga开发.pdf

作者

参考

乘法器

两种实现⽅式，DSP Slice或组合逻辑，前者速度⾼，不占⽤逻辑资源，后者⼀般⽤于⼩位宽运算，延迟⼩。下⾯是采⽤默认的Blocking模

式，Medium Usage，tready在输⼊⼀个数之后拉低了，导致第⼆排数据输⼊失败，