下载 >  课程资源 >  专业指导 > 浮点数乘法器的FPGA实现

浮点数乘法器的FPGA实现 评分:

讲述了如何在FPGA开发板上开发带有浮点数的乘法器
2015-04-11 上传大小:201KB
想读
分享
收藏 举报

评论 共1条

qq_38384538 里面就是一篇期刊,没什么 参考价值
2019-01-09
回复
verilog实现乘法器
浮点数乘法器,verilog

浮点数乘法器,verilog,可直接综合

立即下载
FPGA 浮点乘法器源码

verilog 语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算,里面调用了一个xilinx的定点乘法器IP核,因不同的FPGA芯片其定点乘法器IP核可能不同,所以本例子不包含该IP核的源码,请根据自己的硬件平台,自行生成32bit的定点乘法器IP,然后才能调试本例。如有疑问,请加我QQ:898975448

立即下载
课程设计报告——用硬件描述语言设计浮点乘法器(原码一位乘法)

完完整整的课程设计报告——用硬件描述语言设计浮点乘法器(原码一位乘法),仅去除了作者和指导老师名字

立即下载
fpga中浮点乘法器实现

fpga中浮点乘法器的实现fpga中浮点乘法器的实现

立即下载
改进的Booth算法单精度浮点乘法器源码

Verilog源代码,自带testbench,可用synopsys直接综合,或者自己testbench部分拆出来改一下用Quartus或者啥的直接综合,用了改进的Booth算法,但是没有对加法器进行优化,所以关键路径时间比较长,懒得改

立即下载
32位单精度浮点乘法器的FPGA实现

32位单精度浮点乘法器的FPGA实现,帮助你如何通过FPGA实现32位单精度浮点乘法器

立即下载
用Verilog实现阵列乘法器

用Verilog实现阵列乘法器,采用的是流水线的做法

立即下载
Verilog四位乘法器实验报告(有代码)

Verilog四位乘法器实验报告带有仿真图

立即下载
基于VHDL语言的浮点乘法器的硬件实现

基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,

立即下载
浮点数转定点数Verilog

浮点数转定点数 FPGA Verilog

立即下载
4位二进制数乘法器的FPGA实现

乘法器是数字系统中的基本逻辑器件,在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。乘法器的设计方法很多,和加法器一样它可以认为是一个组合电路。本实验借助于FPGA设计一个通用的4位乘法器,开发软件为Xilinx的ISE10。还需要安装第三方仿真软件,如ModelSim等,选用芯为Spartan2。通过对乘法器的设计明白FPGA开发的优越性和整个FPGA的开发流程。

立即下载
fpga 8位乘法器 verilog HDL 源代码

fpga 8位乘法器 verilog HDL 源代码;带有tstbench文件

立即下载
基于FPGA的矩阵乘法器

该代码是基于FPGA的矩阵乘法器的代码,可以实现32x32大小有符号矩阵相乘,开发环境是ISE,用modelsim进行仿真

立即下载
5位并行乘法器的逻辑电路实现(使用logisim实现

使用logisim软件实现的5位补码并行乘法器,可进行五位补码乘法的模拟。

立即下载
乘法器的Verilog实现

包含有符号乘法器以及无符号乘法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证通过

立即下载
verilog 带符号乘法器代码

verilog 带符号乘法器代码,先求绝对值,最后保存符号位。

立即下载
原码一位乘法器——组成原理课程设计

原码一位乘,两个原码数相乘,其乘积的符号为相乘两数符号的异或值,数值则为两数绝对值之积。

立即下载
浮点乘法器

浮点乘法器相关介绍,全是英文的哦!基于FPGA浮点乘法器的设置,有兴趣的看看

立即下载
8位乘法器,用verilog语言编写

用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

浮点数乘法器的FPGA实现

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
12 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: