没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
AXI_Quad_spi的Ip核使用.docx
AXI_Quad_spi的Ip核使用.docx
FPGA
需积分: 46
214 下载量
12 浏览量
2019-05-14
10:37:03
上传
评论
13
收藏
2.12MB
DOCX
举报
温馨提示
立即下载
介绍AXI_Quad_spi的Ip核的建立及使用方法，以及对IP核的配置说明
资源详情
资源评论
选择器件厂商
剩余16页未读，
继续阅读
评论
收藏
内容反馈
立即下载
评论0
去评论
最新资源
NCIAE-Data-Structure大一大二笔记
学习wireshark笔记
digital-image-数据可视化笔记
Visualization-maste移动开发
tiktok_v3.0.2.apk
aox_android.apk
tj12401101-masterdemo笔记
tj12401101前端开发笔记
database-project-massunaAi笔记
2%EF%BC%9A%E9%99%95%E8%A5%BF%E
qq_38866292
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
前往需求广场，查看用户热搜
相关推荐
fpga axi-can ip核数据手册
fpga axi-can ip核数据手册
pg153-axi-quad-spi.pdf
当我们在设计中使用Zynq SoC或Zynq UltraScale + MPSoC时，可以有两种方法来实现SPI接口： 使用PS端的SPI控制器（PS端有两个SPI控制器） 在PL端使用配置成标准SPI通信的AXI Quad SPI (QSPI) IP模块 我们可以根据应用的要求来选择使用哪种方法实现SPI控制器。两种SPI的实现方式都支持四种SPI模式，并且都可以作为SPI主设备或SPI从
基于MicroBlaze的AXI总线实时时钟IP核设计
应用MicroBlaze软核作为CPU的硬件平台，在此平台上设计了基于AXI总线的通用实时时钟IP核。给出了创建IP核的过程和导入IP核的方法。介绍了实时时钟的IP核结构，给出了IP核的结构框图。介绍了实时时钟的原理，给出了实时时钟各个模块的核心代码。
SPI经典IP内核verilog
SPI经典IP内核verilog语言写的逻辑设计代码
5星 · 资源好评率100%
AXI&APB2SPI_spiapb_spi转APB_axi数据转spi_axi总线_SPI2APB
APB总线转SPI接口模块SV代码以及AXI总线转SPI接口模块SV代码
5星 · 资源好评率100%
Xilinx系列FPGA芯片IP核详解
《Xilinx系列FPGA芯片IP核详解》完整版。550页PDF格式。刘东华。FPGA的IP 核详解书籍。。FIFO使用，
5星 · 资源好评率100%
FPGA（Xilinx）常用IP核
FPGA（Xilinx）常用IP核
vivado自定义IP核的设计及调用系统IP核
关于vivado中自定义IP核的设计还有调用系统IP核，内部的管教约束代码已经给了，很完整的一篇文档
5星 · 资源好评率100%
AXI&APB2SPI_spiapb_spi转APB_axi数据转spi_axi总线_SPI2APB_源码.zip
AXI&APB2SPI_spiapb_spi转APB_axi数据转spi_axi总线_SPI2APB_源码.zip
5星 · 资源好评率100%
AXI&APB2SPI_spiapb_spi转APB_axi数据转spi_axi总线_SPI2APB.zip
AXI&APB2SPI_spiapb_spi转APB_axi数据转spi_axi总线_SPI2APB.zip
5星 · 资源好评率100%
ds791_axi_can_CAN_AXI_xilinxcanip_axican_fpga
Xilinx IP核 AXI CAN用户手册，介绍了IP的使用方法，寄存器定义等
5星 · 资源好评率100%
axi_ad9361.rar_AXI_axi 9361_axi 9361_axi ad9361_axi 驱动
AXI_AD9361 的 verilog 驱动工程，包含数据接收，数据发送 AXI总线 ，全部是verliog实现
5星 · 资源好评率100%
dma_axi-master.zip
dma_axi64.v dma_axi64_dual_core.v dma_axi64_apb_mux.v dma_axi64_reg.v dma_axi64_reg_core0.v prgen_scatter8_1.v dma_axi64_core0_top.v dma_axi64_core0.v dma_axi64_core0_wdt.v dma_axi64_core0_..
3星 · 编辑精心推荐
FPGA SPI ip核
这是verilog写的SPI接口 经过验证可用的
3星 · 编辑精心推荐
microblaze XPS spi学习microblaze的可以看看
microblaze XPS spi学习microblaze的对spi不明白的可以看看
基于MICROBLAZE的SPI设计流程
基于MICROBLAZE的SPI设计流程
5星 · 资源好评率100%
helloworld.c
xilinx FPGA的ip核的寄存器级别驱动测试编写，可以正常使用，具体可参考文章博客：xilinx 的ip AXI Quad SPI 使用寄存器传输数据及协议介绍，亲测有效
SPI_Core的IP核使用说明
本文档主要介绍SPI IP核的使用方法SPI is an industry-standard serial protocol commonly used in embedded systems to connect microprocessors to a variety of off-chip sensor, conversion, memory, and control devices. Th
5星 · 资源好评率100%
IHI0022E_amba_axi_and_ace_protocol_spec.pdf
HI0022E_amba_axi_and_ace_protocol_spec.pdfHI0022E_amba_axi_and_ace_protocol_spec.pdf
IHI0022H_c_amba_axi_protocol_spec.pdf
axi4 spec
IHI0022F_b_amba_axi_protocol_spec.pdf
IHI0022F_b_amba_axi_protocol_spec.pdf
axi_master_latest.tar.gz_AXI master_AXI 仿真_AXI源代码_axi 代码_axi_mas
axi 总线 设计 和 仿真， 可以在设计中直接运动， 提供完整源代码和仿真文件， 用vhdl 语言实现。
5星 · 资源好评率100%
ug761_axi_reference_guide.pdf
ug761_axi_reference_guideug761_axi_reference_guideug761_axi_reference_guideug761_axi_reference_guide
在FPGA上使用verilog实现SPI通信协议
这个资源的SPI_salver部分主要来源于博客，我自己修改了一部分。SPI_master部分是我自己写的，同时添加了testbench文件，在vivado平台上仿真通过，K7硬件上也验证成功。建议先看我的博客再下载。
42_ZYNQ7020开发板Vivado配置IP核生成5路PLL（锁相环）
MIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源和逻辑资源。 使用的板子是zc702
ZYNQ AXI总线PL/PS间通信的例程代码
ZYNQ AXI总线PL/PS间通信的例程代码，需要的可以下载来看看
3星 · 编辑精心推荐
AXI_Master_FSM.rar_AXI_AXI implement_AXI master_AXI_Master_FSM_a
AXI Master, is implement with FSM
5星 · 资源好评率100%
Custom_AXI_IP_For_Vivado_IP_Integrator.zip_Custom_AXI_axi stream
使用 VIVADO 工具简单高效的创建AXI接口的ip，支持 AXI4LITE, AXI4-STREAM, AXI4-FULL 可方便的实现IP间互联
5星 · 资源好评率100%
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
评论0
最新资源