没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
全加器代码
全加器代码
VHDL
需积分: 32
5 下载量
150 浏览量
2018-05-18
16:50:23
上传
评论
收藏
643B
VHD
举报
温馨提示
立即下载
开通VIP（低至0.43/天）
买1年送1年
全加器的代码，用了while语句来写，比较麻烦，不是很简洁
资源推荐
资源评论
使用Verilog实现1位全加器的代码与仿真设计
浏览：194
5星 · 资源好评率100%
该设计利用层次结构描述法， 首先用Verilog HDL设计半加器电路，将其打包为半加器模块； 然后建立一个原理图输入窗口，调用两个半加器模块和ISE提供的二输入或门组成全加器电路； 最后将全加器电路编译下载到实验板。 输入是 两个加数：ain,bin, 一个进位：cin 这三个输入数据是1位（1bit),可由下载箱的 SW1, SW2, SW3提供 输出是： 和:su
实验2全加器的设计_EDA_816位全加器设计_EDA16位全加器_
浏览：14
5星 · 资源好评率100%
eda实验报告包含8位全加器和16位全加器
EDA设计 加法器 代码 全加器
浏览：123
EDA 设计 加法器 全加器 EDA 设计 加法器 全加器 EDA 设计 加法器 全加器
4位2进制全加器代码
浏览：50
用Verilog HDL 语言实现的4位全加器的代码 只是作为一个练习，有什么指教可以发邮件给我
full adder_vhdl实现全加器_源码
浏览：148
5星 · 资源好评率100%
vhdl实现全加器，vhdl入门学习，vhdl简单程序
数电实验——一位全加器源代码（VHDL）
浏览：170
5星 · 资源好评率100%
数电实验——一位全加器源代码（VHDL）
EDA技术——全加器程序
浏览：77
5星 · 资源好评率100%
EDA技术——全加器程序（原理图+程序）
4位全加器设计
浏览：89
其中CIN表示输入进位位，COUT表示输出进位位，输入A和B分别表示加数和被加数。输出SUM＝A＋B＋CIN，当SUM大于15时，COUT置‘1’。 设计过程中可以首先采用文本编辑方法设计1位全加器，而后通过多个1位全加器采样图形输入方法级联实现4位全加器设计。也可以根据输出与输入的逻辑关系写出其布尔代数式，根据布尔代数式用基本逻辑门实现全加器。
c语言高精度运算，全加器模拟程序
浏览：12
4星 · 用户满意度95%
c语言全加器模拟程序，加法高精度运算，可以计算无限大的数。
VHDL程序设计—全加器
浏览：157
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;
VHDL 四位全加器代码
浏览：82
这是本人自己写的，能够运行的。用的方法很简单，就是根据自己画的电路图，原图翻译……应给便于理解吧。嘻嘻说实话，难度高的——咱也不会写啊！！！
全加器代码_captainfj9_半加器_vhdl_vhdl全加器代码_全加器_
浏览：93
VHDL基础——全加器电路的实现（使用半加器）
VHDL实现全加器程序
浏览：20
4星 · 用户满意度95%
用VHDL实现全加器的程序，用两个半加器进行
四位全加器verilog代码
浏览：62
5星 · 资源好评率100%
`timescale 1ns/1ns module fulladd_4(sum,c_out,a,b,c_in); output [3:0] sum; output c_out; input [3:0] a,b; input c_in; wire p0,g0,p1,g1,p2,g2,p3,g3; wire c4,c3,c2,c1; ............ ............
四位全加器VHDL代码
浏览：131
5星 · 资源好评率100%
四位全加器Verilog码，这是在学校做实训的时候弄的，用Quartus软件仿真什么的，没问题......
四位全加器及仿真程序-verilog
浏览：185
4星 · 用户满意度95%
完整的全加器和仿真程序，四位全加器。采用verilog便携
add 一位全加器程序
浏览：135
使用VHDL语言编写的一位全加器程序，希望对大家有帮助
全加器设计
浏览：177
4星 · 用户满意度95%
这是有关全加器VHDL代码设计，附加原理图和时序图
全加器设计与实现
浏览：86
8位全加器设计与实现，自己编写的。而且步骤齐全，易懂。
四位全加器
浏览：183
四位全加器，EDA实验报告，文中有详细的实现过程以及仿真结果
运行在Quarters Ⅱ上的全加器代码
浏览：185
运行在Quarters Ⅱ软件上的，用VHDL编写的全加器代码，也是EDA课程实验，作为初学者练习用
一位全加器
浏览：92
基于Multisim14绘制的，实现一位全加器结构的仿真图。
VHDL :一位全加器的实现
浏览：73
VHDL :一位全加器的实现. 代码已经通过本人测试，结果正确。
VHDL四位全加器
浏览：91
利用VHDL实现的四位全加器，运用了文件例化
eda-四位全加器的程序
浏览：142
用原理图做的四位全加器，即用四个一位全加器弄起来的
32位加法器 verilog代码
浏览：183
3星 · 编辑精心推荐
32位加法器 verilog代码 其中还包含全加器、四位加法器的代码
verilog全加器
浏览：176
3星 · 编辑精心推荐
verilog 全加器代码 ，代码简单易于实现，正确运行后的结果
EDA 小实验程序全加器 ,数据选择器等等十个
浏览：108
带有详细实验内容如利用EWB软件设计一个“计数、译码、显示”电路，要求用集成电路芯片完成，计数器为12进制；显示用七段数码管。
VHDL全加器仿真程序代码
浏览：21
全加器仿真程序代码，本人亲测无毒安全，放心下载使用。
评论
收藏
内容反馈
立即下载
开通VIP（低至0.43/天）
买1年送1年
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
UryWu
粉丝: 42
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
java资源Google地图JSP标签库
64位程序调用32位dll解决方案
java资源google-api-translate-java(Java 语言对Google翻译引擎的封装类库)
java资源Google API for Java
Axure智慧社区数据可视化大屏模板（包含5套）.rp
通信电源维护培训.pptx
设计模式流程图全览，全面
Saturn-PCB-Toolkit-V7.00（土星PCB计算器）
IMG_20241117_220257.jpg
HUAWEI iMaster NCE-T Lite ²úÆ·²ÊÒ³_V100R019C00 01.pdf
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
