下载 >  课程资源 >  专业指导 > EDA技术——全加器程序

EDA技术——全加器程序 评分:

EDA技术——全加器程序(原理图+程序)
2010-06-15 上传大小:243KB
分享
收藏 举报
eda-四位全加器程序

用原理图做的四位全加器,即用四个一位全加器弄起来的

立即下载
EDA之VHDL程序编写半加器、全加器、或门的多种实现方法与实验仿真
EDA实验全加器设计程序,已通过

EDA实验 全加器设计 大学 EDA实验全加器设计程序,已通过

立即下载
一位全加器 VHDL设计与实现
4位全加器的仿真程序
Quartus-II 全加器的设计
VHDL实现全加器程序

用VHDL实现全加器的程序,用两个半加器进行

立即下载
全加器代码

全加器的代码,用了while语句来写,比较麻烦,不是很简洁

立即下载
EDA一位全加器的设计步骤

一位全加器的设计步骤 有详细的图解 欢迎下载分享

立即下载
EDA一位全加器设计实验

EDA 可编程逻辑电路设计 用VHDL语言输入方式完成电路设计,编译、仿真。 半加器的设计

立即下载
EDA八位加法器程序

这是个关于 EDA 的程序, 内容为八位加法器!

立即下载
全加器实验报告

eda 实验报告 与全加器有关的。主要讲述了eda实验中全加器的设计,包括了硬件接口的选择。

立即下载
大学EDA实验四位加法器和八位加法器

大学EDA实验,四位二进制加法器和八位二进制加法器

立即下载
八位全加器多种方法

EDA 程序,适用于初学者,用多种方法实现8位全加器的设计

立即下载
EDA设计 加法器 代码 全加器

EDA 设计 加法器 全加器 EDA 设计 加法器 全加器 EDA 设计 加法器 全加器

立即下载
EDA实验 作业 课程设计,用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟

用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟的VHDL语言设计

立即下载
1位全加器vhdl的全方式描述

vhdl 一位全加器 行为描述 数据流描述 结构描述

立即下载
1为全加器实验的详细过程,eda中VHDL语言描述

1为全加器实验的详细过程,eda中VHDL语言描述

立即下载
用原理图输入法设计四位全加器实验

一位全加器 用原理图输入法设计四位全加器实验 一位全加器 用原理图输入法设计四位全加器实验 一位全加器 用原理图输入法设计四位全加器实验

立即下载
vhdl 设计初步

EDA vhdl 初步设计其中有一些累加器,全加器等程序

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

EDA技术——全加器程序

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: