标题中的"FPGA程序设计实验报告JK触发器"指的是一个基于Field Programmable Gate Array（FPGA）的编程实验，其中重点是实现JK触发器的功能。JK触发器是数字逻辑电路中的一个重要组成部分，它属于双稳态电路，能根据输入的J和K信号改变其输出状态Q。在本实验中，JK触发器的实现是通过使用硬件描述语言Verilog来完成的。
描述部分提到，实验的目标是模拟JK触发器，并且增加了额外的功能，如异步清零和置1（由r和s信号控制）以及输出显示（通过seg引脚在数码管上显示Q的状态）。实验使用的工具是Altera的Quartus软件，这是一款常用的FPGA设计和开发平台。
在程序代码段中，可以看到一个名为JK的Verilog模块，它接收时钟clk、输入j、k、复位r、设置s以及输出q和数码管显示信号seg。内部使用了寄存器reg来存储状态，并在时钟的上升沿进行状态更新。当r为1且s为0时，q被清零；当r为0且s为1时，q被置1；而在r和s都为0的情况下，根据J和K的值来决定Q的变化。此外，还有一个always块在q变化时更新seg的值，使得数码管在q为0时显示0，在q为1时显示1。
在仿真结果部分，实验验证了JK触发器在不同输入条件下的行为。当r和s为特定组合时，q的值会按照预期改变。例如，当r=1，s=0时，q始终为0；r=0，s=1时，q始终为1。在r和s都为0时，触发器根据J和K的输入以及上一周期的Q值来更新Q。r=1，s=1的情况未定义，因为这可能导致触发器进入不确定状态。
实验小结部分，作者表示通过一学期的学习，掌握了Quartus的基本使用，理解了并行程序处理的方式，并解决了可能出现的并行处理冲突。此外，作者也熟悉了Verilog HDL的基础语法，并能独立编写简单的分频和数据选择等程序。
参考资料提及了《verilog 黄金参考指南中文版》，这是一本关于Verilog语言的教材，对理解和编写Verilog代码至关重要。
总结来说，这个实验主要涵盖了以下几个知识点：
1. JK触发器的工作原理及其在数字电路中的作用。
2. Verilog HDL语言用于描述数字逻辑电路的基本语法和结构。
3. 使用Quartus软件进行FPGA设计和仿真过程。
4. 并行程序处理的概念和可能遇到的问题，以及解决方法。
5. 数码管显示的控制与接口设计。
这些知识对于理解数字逻辑、FPGA设计和Verilog编程是非常重要的。
VIP享7折，此内容立减4.47元 
