Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路

初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。 Dff芯片 集成d 触发器，单独触发器 7474芯片D触发器 74112 J、K触发器 Tff T触发器 二分频触发器：时钟每触发2个周期时，电路输出1个周期信号。 比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。 四分频触发器： 两个D触发器级联实现四分频电路，原理：来一个时钟脉冲,D端数据就被送到输出端Q,同时输出一个反向数据到Q非端，下一个时钟脉冲到,重复上面过程,但数据己被取反，由此每两个时钟，Q端数被取反一次，由此得到二份频，继而得到四分频。 Quartus 2是一款常用的硬件描述语言(HDL)编译器，主要用于FPGA(CPLD)的设计和开发。在这个实验报告中，我们关注的是不同类型的触发器，包括RS、D、JK、T触发器，以及如何利用它们实现分频电路。 1. **RS触发器**： RS触发器是一种基本的无稳态触发器，由两个与非门或或非门以正反馈方式构成。当R和S均为0时，触发器处于不定状态，这是不允许的状态。RS触发器的主要功能是根据R和S输入信号改变输出状态。 2. **D触发器**： D触发器是一种单稳态触发器，其特点是在时钟脉冲上升沿（通常）将D输入的数据传递到输出Q。在时钟信号Clk的高电平期间，D触发器更新输出，而在低电平期间保持状态。7474芯片是一个集成的双D触发器，74112则包含了J、K触发器。 3. **J、K触发器**： J、K触发器与D触发器类似，但提供了更多的功能。J和K输入可以分别控制触发器的翻转或置位/复位操作。当J=K=0时，触发器保持当前状态；J=K=1时，触发器翻转状态；J=0，K=1或J=1，K=0时，触发器根据当前状态执行置位或复位操作。 4. **T触发器**： T触发器在时钟脉冲CP的控制下，根据T输入的值决定状态是否翻转。如果T=0，状态保持不变；如果T=1，状态会在时钟脉冲上升沿翻转。 5. **分频电路**： - **二分频**：当一个脉冲时钟驱动计数器时，计数器每计到2个数就清零并输出一个脉冲，从而实现频率减半的功能。 - **四分频**：通过两个串联的D触发器，每个触发器在时钟脉冲下接收到反相的前一级输出，使得Q端的值每两个时钟周期翻转一次，因此输出频率为输入频率的四分之一。 6. **实验总结**： - 实验帮助理解了各种触发器的逻辑功能，如RS、JK、D触发器的工作原理。 - 掌握了集成触发器如7474和74112的使用，并了解了它们在实际电路中的应用。 - 学习了如何通过触发器之间的组合构建分频电路，如二分频和四分频电路。 通过这样的实验，学生不仅能够理论联系实践，还能够深化对数字逻辑电路的理解，特别是触发器在时序逻辑中的重要作用。这种实践经验对于理解和设计更复杂的数字系统至关重要。