下载 >  课程资源 >  专业指导 > 用quartus 2编的全加器(原理图输入)

用quartus 2编的全加器(原理图输入) 评分:

这是用quartus2编的全加器,完全用原理图,仅供参考
2008-11-30 上传大小:204KB
分享
收藏 (4) 举报

评论 共4条

eve557 很全备,作用很大的说
2013-06-10
回复
hadesyouming 这个实验前段时间做过,很好,挺入门的实例
2013-06-03
回复
azhuang7kucv 很好,条理步骤清晰,通过学习全加器的设计,可有效加深对初学课程的理解。
2011-11-09
回复
wps1212 全加器是对于quartus初学者一个很不错的学习例子~~
2011-09-15
回复
Quartus II怎么生成时序仿真图?我刚用这个软件,不会用
Quartus-II 全加器的设计
Quartus II添加器件库方法
QuartusII_半加器_1位全加器_4位全加器_4位加减法器_工程_原理图_仿真图

这里面有QuartusII的半加器、1位全加器、4位全加器、4位加减法器的工程文件、原理图、仿真图等,这是我大一的时候做的,能正常运行,如有错误,敬请谅解。

立即下载
quartus ii 四位累加器原理图工程

quartus ii 四位累加器原理图完整工程

立即下载
基于quartus II 设计的全加器VHDL,逻辑图以及VWF

基于quartus II实现的全加器 内含实现全加器的VHDL代码、逻辑图(BDF)以及激励波形文件(VWF)。

立即下载
8位二进制全加器的设计

简易的八位8位二进制全加器的设计,里面包含有实验的全部步骤

立即下载
FPGA quartus软件仿真一位加法器

利用quartusII9.0编译仿真的一位加法器,适合新人学习参考,学习eda的同学可以拿来参考学习 ,自己参考设计,有利于加深理解

立即下载
计算机组成原理-八位全加器设计

文件为 jed sch syn格式 使用的系统为白中英教材的配套系统

立即下载
vhdl实现的8位全加器(循环/不循环)

vhdl实现的8位全加器(循环/不循环)vhdl做的一个小玩意

立即下载
verilog hdl vhdl实用例子100个 quartus 2 仿真 源程序

verilog hdl vhdl实用例子100个 quartus 2 仿真 源程序

立即下载
计算机组成原理实验 Quartus 四位全加器

计算机组成原理实验 Quartus 四位全加器

立即下载
16位并行加法器,以quartus II程序画出的 计算机组成原理

计算机组成原理的作业,用quartus II 画出的16位并行运算器的电路图,是.bdf文件

立即下载
分别使用原理图和VHDL语言输入方法设计8位全加器

利用EDA-Ⅴ型实验箱,硬件描述语言(VHDL),及MAX-PLUSⅡ软件设计简单的8位全加器,实现功能说明中的要求。

立即下载
计算机组成课程设计报告_16位全加器

目的: 1. 学会使用 QuartusII 和 ModleSim 软件设计电路原理图及功能模拟。 2. 熟悉常用的74系列芯片。 3. 掌握快速进位链技术。 要求: 根据下列条件绘制门电路实现的 16 位全加器电路的原理图,并设计模拟波形图以体现全部功能。 1. 写出产生求和结果的逻辑表达式。 2. 写出利用快速进位链产生进位的逻辑表达式。 3. 实现时需要用一个时钟信号控制运算的执行,第一拍给出输入数据,第二拍给出运算控制信号,第三拍送输出数据, 然后又回到第一拍,循环往复。

立即下载
vhdl加法器设计(8421BCD转5421BCD)

vhdl加法器设计,输入为8421BCD,内部转换为5421BCD相加,结果转换为5421BCD输出。

立即下载
一位全加器原理图设计实验报告完整版

(1).通过实验初步了解EDA的基本概念; (2) 熟悉利用QuartusⅡ的原理图输入方法设计组合电路; (3)初步了解层次设计法,握层次化设计的方法,并通过一个1位全加器的设计把握利用EDA软件原理图输入方式的电子线路设计的详细流程。

立即下载
四位全加器

利用quartusII9.0编译设计的四位全加器,能够完美仿真运行,适合新人参考学习,可以加深对fpga的流水线的理解

立即下载
quartus的简单使用教程(视频版)

quartus的使用说明,包括一些基本操作,编译,仿真以及内部ip核的调用

立即下载
四位全加器verilog代码

`timescale 1ns/1ns module fulladd_4(sum,c_out,a,b,c_in); output [3:0] sum; output c_out; input [3:0] a,b; input c_in; wire p0,g0,p1,g1,p2,g2,p3,g3; wire c4,c3,c2,c1; ............ ............

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

用quartus 2编的全加器(原理图输入)

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
0 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: