没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
Verilog.rar_VHDL/FPGA/Verilog_Visual_C++_
Verilog.rar_VHDL/FPGA/Verilog_Visual_C++_
共1个文件
pdf:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
Visual
0 下载量
77 浏览量
2021-08-12
00:19:58
上传
评论
收藏
1.25MB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
一本很好的学习FPGA的资料,主要讲verilog语言。
资源推荐
资源详情
资源评论
2.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:114
opnet modeler 仿真中的passive queuepc_fifo实例
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:154
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:122
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:161
基于vhdl数字密码锁额外负担二十分我饿贫困方
asdfg.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:130
Visual C++中计数器的编写规范和编程代码
spi42.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:11
该代码是为了配合VERILOG的测试,用C++模拟SPI4.2接口的时序功能,需要编译成.dll配合verilog仿真工具一起使用。
CCPRRIzipP.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:94
一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf
wangyong.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:164
用VHDL实现数字钟编码 ,这里是所有源代码和报告
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:124
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:198
秒表verilog 实现,顶层模块,译码模块,计数模块
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:122
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
Nios.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:198
5星 · 资源好评率100%
基于Nios多核驾驶疲劳检测系统设计FPGA疲劳检测
testbeach.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:170
适用于cpld或fpga,产生多种频率波形,
DDSforsinandcos.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:74
用VHDL实现的DDS,可输出正弦、余弦波形。将所有文件放在一个工程文件里,再分别生存模块,按原理图连接及可
FPGAconfig.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:44
用NiosII软核配置FPGA的C语言源程序,比较经典,我用一年了,时序不需更改
divide.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:21
高精度除法,两个几百位的大数相除,得到结果。
扰码器Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:101
5星 · 资源好评率100%
实现扰码的功能,主要为64位在pcs子层传输的扰码器设计
IIC_Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:151
IIC_Verilog 代码,用Verilog 描述IIC协议的
clock.rar_VHDL/FPGA/Verilog_Verilog_
浏览:153
自己开发的电子时钟小程序,通过数码管显示时间,key1和key2控制校时校分,key3切换时钟模式和闹钟模式,切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。
timing.rar_VHDL/FPGA/Verilog_Verilog_
浏览:68
Verilog实现计数器并送六位数码管实时显示
cordic.rar_VHDL/FPGA/Verilog_Verilog_
浏览:97
16级流水线型cordic旋转代码以及测试文件,亲测好用
SsraamzipR.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:67
sram 读写小程序源码,用verillog开发的,请各位高手指教
music.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:191
实现EDA硬件音乐播放,分别编写模块,代码简单易懂,适合初学者
controlcpu.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:32
控制cpu工作 充分利用cpu利用,可控制cpu在哪个核上工作
clock.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:165
1602lcd时钟程序,请有需要的下载,呵呵
0987654.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:140
mini gui 应用于嵌入式视频程序开发设置,可以在ARM或MATLAB
收起资源包目录
Verilog.rar
(1个子文件)
Verilog经典教程.pdf
1.7MB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
CAD LSP 画门合页 插件
基于Java的社区系统设计源码
udp_echo_main.c
3.哈夫曼编码(1).zip
基于Java的Mybatis源码解析设计源码
286841250515078掌阅.apk
基于opencv的人脸识别考勤系统python源码+数据.zip
U-net基础上调整优化(残差网络结构及小波变换)
IOT安装包 iotech-iot-1.5-dev-1.5.0-amd64.deb
基于物品的协同过滤算法(推荐视频)工具类(见仁见智)
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功